[参考译文] ADS5560：数据转换器论坛

尊敬的 Sefa：

在 EVM 原理图中、没有适用于 ADC 共模或放大器共模的1.5V IC、因为在该配置中、ADC 的 VCM 在内部生成、然后 ADC 的 VCM 引脚输出1.5V、然后用作输入 VCM 增益带宽积。 一般而言、最佳做法是、如果不采用这种配置、则 ADC 和放大器的共模相互竞争、这可能会导致不良的谐波性能。 ADC 数据表中还说明了 VCM 必须为1.5 +-0.01 V、如果不是这样、那么 ADC 的共模将会出错、您将无法获得良好的性能。

第46页的图表显示了放大器输入端的1.5V、表示这应该是放大器的共模电压。 我不确定该特定放大器是否具有足够的余量来支持5V 输入摆幅。  

否滤波器没有20MHz 截止频率、即40MHz。 它被设计成与 ADC 最大 fs (即80MHz)处的第一个奈奎斯特区域的末端对齐。

此致！

埃里克  

您好、Eric、

1) 1)我知道应该为放大器提供 VCM 引脚。 谢谢你的回复

2) 2)在第46页中、建议在 LMH6552的负极端子处使用1.5V、它与基准电压不同。 非 CM 引脚。 为什么推荐它？

3)我还看到 LMH6552后面的第46页有50欧姆串联电阻和50欧姆串联15欧姆? 。 如果 ı，请使用此配置。 峰峰值正弦波时发生的情况。 我采用1伏峰峰值正弦波。 为什么建议使用它。  

尊敬的 Sefa：

1) 1)我不知道为什么 LMH6552的负极端子上有一个1.5V 电压、这在我看来是不合适的。 您有一个问题需要将放大器直流耦合到 ADC、还是交流耦合可以？ 如果是、您需要向电路中添加一些交流耦合电容器。

3) 3)与接地端的50欧姆并联是两条线路的端接电阻、该器件具有15欧姆电阻器、有助于在内部采样电路开启和关闭时限制来自 ADC 的反冲电流。  

您能简要说明一下这种说法吗？ "同时我正在驱动2伏峰峰值正弦波。 我采用1伏峰峰值正弦波。 为什么推荐它？"  您是说您输入2Vpp 和1Vpp、我不确定您的意思。

此致！

埃里克

您好、Eric、

1) 1)我具有200kHz 交流信号的模拟输入。  

3)如下图所示、ı 了解 m Ω、有50欧姆串联和50欧姆并联端接。 这些端接电阻器将电压一分为二。

尊敬的 Sefa：

这是不正确的、50欧姆接地用作分流100欧姆差分端接。

遗憾的是、数据表中的电路和 EVM 上的放大器电路不匹配。

因此、LMH 放大器/ADC 电路可能尚未得到验证。

如果您可以针对您的应用向我们提出一些要求、我们可以帮助指导您进行类似的设计。

此致、

Rob

您好、我已经缓冲了振幅为400mV、频率为200kHz 的模拟输入单端信号。 我正在寻找 ADS5560的差动放大器、以便在 ADC 的满量程范围内读取信号。ADC 的输入范围可以通过3.56V 或3V 进行调节。
ı 还担心 ADC 的 LVDS 接口。 是否应该为 FPGA 连接添加端接电阻器？感谢您的帮助。

我将安排 ADC 的采样率、我还不确定。 但至少为20MSPS。 提前感谢您的帮助

尊敬的 Sefa：

Unknown 说：

是否应该为 FPGA 连接添加端接电阻器。

是的、物理端接电阻器总是优于内部端接电阻器。 如果您的 FPGA 可以选择在内部端接、请务必禁用此项、以避免降低接收器的端接电阻2。

我将这条线转给我们的放大器小组、以获得有关选择差动放大器的帮助。

此致、Chase