This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1280534/adc3424-clk-input-before-avdd-supply
尊敬的支持人员：
您能告诉我、如果在 AVDD 提供之前将时钟输入到 CLKP/CLKM、ADC3424是否可能损坏吗？
Br.
您好！
只要 CLKP/M 上的电压不超过绝对最大额定值、就不会有问题。
此致、Chase
感谢您的答复。 请告诉我更多信息。
CLP/M 的绝对最大额定值被指定为"AVDD+0.3V",在这种情况下(在 AVDD 提供之前)我认为它是"0V +0.3V"?
Br, Iwanaga
尊敬的 Iwanaga：
在本例中、最大额定值为 AVDD+0.3V。 如果器件断电、CLKP/M 引脚上的时钟电压仍可高达2.1V。
