This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC5687:时序规格问题

Guru**** 2386620 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1282555/dac5687-timing-spec-questions

器件型号:DAC5687

您好!

我的客户对时间安排有一些问题、如下所示。

问题1:
在数据表图50中、最小 ts (TXENABLE)为什么 ns?

问题2:
是否有最低 th (TXENABLE)规格?

问题3:
数据表指定了最小 ts (SDENB)、但最小 th (SDENB)如何?
是否有 th (SDENB)的最低规格?

此致、

平野健

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Hirano-San,  

    遗憾的是、目前不会提供数据表中未包含的任何规格。 客户是否需要对 TX 使能信号确定性时序?

    对于 SDEN、通常只要事务没有发生、它就会保持高电平。 通常不存在 SDEN 的短脉冲、因此保持时间并不是很重要。
    写入 SPI 模式时、我通常会等待最后一个时钟选通完成、再额外等待半个时钟周期以再次将 SDEN 拉为高电平。 您将始终通过这种方式满足计时要求。 客户是否正在将 FPGA 用于 SPI?

    此致、  

    马特