[参考译文] ADS124S08：对于某些特定的设置值进行写操作后读取了错误的寄存器值

尊敬的 Emmanuel O-L：

欢迎来到 E2E 论坛！ 传输数据时、可能使用了错误的相位。  DIN 应在 SCLK 的上升沿发生变化并在下降沿保持稳定。  确保您遵循数据表中所示的 SPI 时序参数。

此致、

鲍勃 B

尊敬的 Emmanuel O-L：

您将逻辑分析仪设置为正确的设置、但您真正需要验证和更改的是微控制器。  看一下你的屏幕截图为 MOSI 相比 MISO .  来自您的微控制器的 MOSI 数据使用了错误的相位。  数据输出应在 SCLK 的上升沿发生变化、并在下降沿保持稳定。  对于某些微控制器、CPHA 可能与您可能预期的情况相反、因此请参阅微控制器数据表以验证应如何配置它。

此致、

鲍勃 B

它现在工作。 谢谢... 我必须将 CPOL 和 CPHA 设置为1 (SPI 模式2)、尽管在数据表中另行提到

尊敬的 Emmanuel O-L：

您可能会认为它可以正常工作、但如果不遵循数据表、则会无法正常工作。 SCLK 必须空闲低电平、数据相位应在上升沿转换、并在下降沿保持稳定。  我已尝试从您上次的示波器截图中说明这是不正确的。

可以看到您更改的是在之前的一个时钟前发送数据、但在下降沿仍在变化。  下面是读取部分。  请注意、来自微控制器的数据在下降沿发生变化、而来自 ADS124S08的数据在上升沿发生变化、并在下降沿保持稳定。  这表明微控制器使用了错误的 SCLK 相位。  尽管这似乎适用于这一个实例和器件、但时序上的任何变化都可能会在将来引发问题。

此致、

鲍勃 B

尊敬的 Emmanuel O-L：

您需要正确匹配通信。  SCLK 应保持低电平、数据应在 SCLK 的下降沿保持稳定以便于捕捉。

正如我在之前的帖子中所说的、器件之间的相位设置并不总是匹配、您需要从数据表中验证是否正常运行。  对于微控制器、正确的设置是将 CPOL 和 CPHA 都设置为0。

此致、

鲍勃 B

尊敬的 Emmanuel O-L：

我们需要确保我们谈论的是相同的事情。  有一个微型器件、还有一个逻辑分析仪。  这两者可能具有不同的设置、具体取决于相位的解释方式。  无论使用何种逻辑分析仪、您都需要目视检查通信、以确保它相对于 MICRO 和 ADS124S08是正确的。  完成这一操作后、您可以校正逻辑分析仪以跟随通信。

我尚未看到您的原理图、因此很难判断 SPI 通信是直接连接还是通过隔离器进行。  我只能假定逻辑分析仪快照位于 ADS124S08的引脚或其附近。  是这样吗？  如果是、则要求 ADS124S08的 SCLK 在 IDLE 时保持低电平。  为什么？  因为当第一个 SCLK 高电平到低电平转换发生时、第一个字节的位7是传输的第一个时钟。  这使得位7没有时间从数据缓冲区中锁存。

至于微控制器、数据表说明为了遵循 SPI 外设的正确通信、时钟极性应为0、相位应为0。  您是否能够以这种方式设置微控制器并向我显示来自这些设置的通信？  我想您会在线路上的某个位置移动数据、以便通信仅关闭一位。  这些快照将向我们展示确切正在发生的情况、但最后 SCLK 空闲在低电平和不处于高电平是非常重要的、而且在 SCLK 处于低电平时、数据稳定保持在下降沿。

此致、

鲍勃 B