• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 1 订户
  • 视图 190 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC09SJ1300：JESD204协议问题

admin
Guru**** 2386620 points
Other Parts Discussed in Thread: ADC09SJ1300
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1288119/adc09sj1300-questions-of-jesd204-protocol

器件型号：ADC09SJ1300

大家好、

我的客户询问  ADC09SJ1300的哪种类型的差分时钟引脚(CLK+、CLK-)可以连接到 FPGA 的 HR 存储体或 HP 存储体？ 然后，ADC09SJ1300的 JESD204C 是否需要应用 https://www.ti.com.cn/tool/cn/TI-JESD204-IP 中的 IP ？   ？是必要的 非常感谢您的帮助!

  • 0
    TI__Guru**** 2386620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    不建议使用 FPGA 为 ADC 计时。 有关时钟要求、请参阅第24页的数据表。 和 VID (diff)建议范围见第12页的数据表。 IP 是用于在采集解决方案中开发固件的可选框架。  

    此致、Amy