请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC09QJ1300 大家好、
该器件的内部参考 PLL 很容易失去锁定。
Adc09qj1300采用 jesd204c 66/64b 编码。 目前客户项目为4通道接口、4通道 AD、通信速率为14.85Gbps。 通过精确的 FPGA、发现误码率很高。 AD 与 FPGA 的 jesd284c 进行通信、并发现 Phy 的 SYNC 信号偶尔会丢失、输出数据偶尔会断开。 如果速率降低到9.9Gbps、误码率将低得多、眼图将好得多、但来自 FPGA 端 PHY 的同步信号仍将偶尔丢失。 然后通信速率降至7.425Gbps。 通过 FPGA 的 ibert 观察 BER 和眼图、可以看到 BER 较高。 我们经常挂链。 通过查看 AD 的状态寄存器0x208、我们发现 LINK_UP 的位偶尔为0、这表明 AD 端的 jesd204c 链路不稳定。 查看寄存器0x2c1、我们发现 spll 已失锁、链路被惊扰。
所以我降低了通信速率、误码率应该更低、通信质量会更好、但是 SEED 的 PLL 偶尔会失锁、链路不稳定。
您能帮助检查这个问题吗？ 谢谢。
此致、
切里
