请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TI-JESD204-IP 主题中讨论的其他器件：ADC12DJ5200RFEVM
你好。
我想将 TI-204C-IP 集成到 Vivado 块设计(GUI)中。
然而,这是我第一次处理它, 有很多事情我不知道。
请帮帮我。
我的开发工具/电路板
- - Vivado 2020.1
- - ADC12DJ5200RFEVM
- - TI-204C-IP
- - Kintex UltraScale (KCU115) FPGA 板
问题1
使用 TI-204C-IP 时，是否有必要使用 Ultrascale FPGA 收发器向导？
问题2
使用 TI-204C-IP 时，是否有必要使用 Xilinx 的 JESD204-PHY IP？
问题3
我想知道当 TI-204C-IP 放置在 Vivado 块设计(GUI)中时出现的输入/输出引脚规格。
我查看了用户指南(TI204c-IP-Users-Guide.pdf)、但不清楚要连接到每个引脚的内容。 我目前引用的是1.10 2021/5/18。 
此致、
竹尾市
