[参考译文] DAC38J82：TXENABLE 之后出现意外的输出脉冲

尊敬的 Juraj：

TX 是否在 DAC 配置/链路启动期间启用？那时您发现了问题？ 或者、在 DAC 配置完毕且链路接通之后、当您启用 TX 时、这个脉冲会随机产生吗？

谢谢，Chase

您好！

就是在 DAC 配置完毕且链路建立之后。 例如、我只是在循环中打开/关闭 TXENABLE 引脚、该脉冲会按照所述随机出现。

尊敬的 Juraj：

我将向我们的设计团队了解这一点。 请等待答复。

此致、Chase

Juraj,

只是为了确认您正在禁用 TXENABLE 引脚和串行寄存器0x3[0]，而不仅仅是 HW 引脚？ 这两个输入将进行"或"运算以启用输出。 因此、如果其中任何一个保持使能状态、输出将不会被强制为中位数。  

此致、Chase

您好！

在上一条消息中描述的实验期间、寄存器0x3中的 SIF_txenable 位始终被禁用(log. zero)、反之亦然。

尊敬的 Juraj：

我知道时间是随机的、但您是否知道这种情况发生的频率有任何指标？ 会发生什么情况？ 您要问的另一个问题是、脉冲振幅是否在200mV 时一致？

此致、Chase

另一个问题是、您能否共享在 TXENABLE 取消置位之前存在的信号图像并在同一示波器波形上捕获干扰？ 在整个持续时间内、您的输出是中等编码、还是在 TXENABLE 取消置位之前存在正弦信号？

您好！

我每分钟切换 TXENABLE 600次、出现干扰36次、因此 在~17个周期内产生一次毛刺脉冲 。

脉冲振幅在200mV 时基本保持一致、但有时会降至~100mV。

输出在整个实验过程中为中间编码(零通过 JESD204B 发送)。

该图显示了 TXENABLE 和 DAC 输出信号。 似乎只有当 TXENABLE 从0变为1时才会出现干扰(我已经看过它几分钟了)。 TXENABLE 上升沿和干扰之间的时间为~6.6ns、但在 DAC 输出引脚处可能直接更短、因为此测量是在 SMA 连接器上、在滤波器和差分单次转换之后进行的。

此致、Juraj

谢谢 Juraj,这有助于。

我们的专家将在本周结束前不在办公室。 他返回后、我们将进行讨论、看看是否有任何解决方法。 同时,我将尝试找到一些时间来设置和运行类似的测试,我自己,但没有承诺,我会有任何东西,直到下星期。 感谢您对此保持耐心。

谢谢，Chase

您好，Chase：

没问题。 感谢您的活动、我将等待下一条消息。

此致、Juraj

尊敬的 Juraj：

只是想让你知道,我已经重新飞翼,仍在等待反馈。 他可能仍在通过电子邮件筛查。 感谢您的耐心。

谢谢，Chase  

您好，Chase：

您对此问题有任何更新吗？

谢谢、Juraj

尊敬的 Juraj：

我从来没有听到过,这是通过裂纹。 抱歉。 我刚才再次向您提供一些反馈。

谢谢，Chase