This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC5688:CLKO 输出电平

Guru**** 2382480 points
Other Parts Discussed in Thread: SN74LVC1G125, DAC5688EVM, DAC5688
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1301543/dac5688-clko-output-levels

器件型号:DAC5688
主题中讨论的其他器件:SN74LVC1G125、、

您好!

我想问一下、 在输出模式下 CLKO_CLK1引脚的逻辑电平是多少。

您能说高级别和低电平是什么、以及在连接到 FPGA 输入时是否需要缓冲吗?

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    高加仑、

    CLKO_CLK1输出 位于 IOVDD 处、这是 DAC5688的3.3V 逻辑。 是否需要使用缓冲器将取决于您的系统设计以及在引脚上加载电流。 请注意、相对于输入 CLK2上升沿的 CLKOUT 延迟将随着负载的增加而增加。 TI DAC5688EVM 在 CLKOUT 上使用了 TI SN74LVC1G125缓冲器、以确保布线性能并支持各种负载。

    此致、

    本乌兴

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ben:

    我曾考虑使用  SN74LVC1G125 、但我不确定它是否支持160MHz 时钟(这是最大 表示 CLKO)

    您能否 判断它是否支持该功能 ? 如果不是、请推荐使用支持的缓冲器。

    感谢您的支持、

    加仑

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    加仑、

    我已经从时钟团队那里听到过。 他们建议使用 LMK1C11xx 系列时钟缓冲器。 如果此器件不完全满足您的需求、我们还提供缓冲器产品系列工具。

    https://www.ti.com/product/LMK1C1102 

    https://www.ti.com/clocks-timing/buffers/overview.html 

    此致、