[参考译文] ADS7038-Q1：有关 AVDD 对 SPI 接口的影响的问题

您好，Tom

问题在于、如果我们使用 SDI 公共总线到多个器件、AVDD 电源总线上的压降会因 ESD 结构或其他机制导致 SDI 信号拉低。

谢谢。

吉姆 B

您好，Tom

我有几个需要澄清的后续事项：

没有 AVDD 的器件将按预期进行复位。 在这种情况下、在芯片选择为低电平(有效)时为 SCLK 计时将导致垃圾数据、这也是预期结果。 如果芯片选择保持高电平(无效)并且 AVDD 断开(芯片处于复位状态)、那么只要 DVDD 保持通电、SDO 就会保持高阻抗、并且不会影响总线上驱动的其他器件吗？

感谢您的答复。

吉姆 B

您好、Tom、

如果更适合您、工程师还愿意在明天或星期一随时接听电话。

确定-我的日历是最新的。  我可在美国中部时间早上7点开始提供服务。