您好：
我只是 想确保 ADC12DJ5200的频率和 SYSREF 的确切值是多少？ 如下图:
我设置板载 Fs :2000Msps . 模式：JMOD31。
JESD204 通道速率是否为6.6Gbps？
是 FPGA_CLK 100MHz 吗？
如何计算 ADC 和 FPGA 的 SYSREF？ 
Eric、您好：
(1)为什么 sysref 频率应该是100MHz / 32而不是100MHz / 64？
(2)您能否告诉我图片1 ADC 的 CLK 和 SYSREF 作为 FPGA 的 CLK 和 SYSREF 的 SME？
(3)如果不是,您能告诉我 ADC 的 CLK , SYSREF 的确切频率值。
谢谢你。
图片1：
尊敬的 CIOU：
该计算可在数据表中找到、请参阅以下文档。
使用 R (f_clk/f_bit)、可通过 fs*R 计算 SerDes 速率。 在 JMODE31中、R=3.3、E=1。 这将产生线速率(f_bit)= 2e9 * 3.3 = 6.6Gbps。
允许的最大周期 SYSREF 频率为 f_LEMC。 SYSREF 可以是该值的任意整数倍。 否则、SYSREF 将不会在正确的边界时间出现、从而导致错误。
F_LEMC=6.6e9/(66*32*1)= 3.125MHz。 就100MHz 的除法而言、正如 Eric 先前提到的、该分频器值为32。
谢谢，Chase
