This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC3683:FCLK 占空比异常

Guru**** 2481465 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1305832/adc3683-fclk-duty-cycle-is-abnormal

器件型号:ADC3683

您好,

一位客户使用了 ADS3683、想要配置 抽取旁路、1线、16位模式、下面是配置、但 FCLK 占空比不是50%。

我发现0x20~x022没有问题、并且0x1B =0x88、我想知道 FCLK 为何异常。 请帮助进行分析:

// 011 0 1 100 -- 0x6c - 1线
WRITE_reg (FD、0x07、0x6c);
printf ("reg 0x%02x = 0x%02x\n"、0x07、READ_reg (FD、0x07));

//负载电子保险丝
WRITE_reg (FD、0x13、0x01);
USleep (2000);
WRITE_reg (FD、0x13、0x00);
USleep (2000);

//配置 FCLK
//抽取旁路
// 0 00 0 000 0
WRITE_reg (FD、0x19、0x00);
printf ("reg 0x%02x = 0x%02x\n"、0x19、READ_reg (FD、0x19));

//抽取旁路
// 1 0 001 000 -- 0x88,16位
WRITE_reg (FD、0x1B、0x88);
printf ("reg 0x%02x = 0x%02x\n"、0x1B、READ_reg (FD、0x1B));

// FCLK
// 0x0FF000,16位
WRITE_reg (FD、0x22、0x0F);
WRITE_reg (FD、0x21、0xF0);
WRITE_reg (FD、0x20、0x00);

printf ("reg 0x%02x%02x%02x = 0x%02x%02x%02x\n"、0x22、0x21、0x20、READ_reg (FD、 0x22)、READ_reg (FD、0x21)、READ_reg (FD、0x20));


WRITE_reg (FD、0x24、0x00);
printf ("reg 0x%02x = 0x%02x\n"、0x24、read_reg (FD、0x24));

WRITE_reg (FD、0x25、0x00);
printf ("reg 0x%02x = 0x%02x\n"、0x25、read_reg (FD、0x25));

读回值为

而 FCLK 曲线如下所示:

此致

凯林

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kailyn:

    我今天要验证寄存器写入。

    客户是否在使用 TI EVM、或者他们是否在自己的设置中使用该器件?

    能否请您验证 ADC 时钟速率及其提供的内容?

    此致、

    德鲁

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kailyn:

    客户使用旁路正确吗? 在这种情况下、寄存器0x20、0x21和0x22不应改变。

    根据该寄存器描述:

    "这些位可以调整 FCLK 的占空比。 在抽取旁路模式下、会针对不同的输出分辨率自动调整 FCLK 模式。 表8-30显示了实际/复杂抽取中1线和1/2线的正确 FCLK 模式值。"

    客户是否可以重新进行此测量、将这些寄存器保留为默认值?

    此致、
    德鲁

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Kailyn,

    我今天有时间对此进行设置。 我发现对于您提供的寄存器写入、FCLK 输出看起来正常。 寄存器0x21默认为0xFC、但我在范围上没有看到任何差异。 我已在我们的 EVM 上附加了 FCLK 图像。

    FCLK 在某种程度上取决于 CLK 和 DCLK。 您能否验证客户当时钟使用的频率?

    此致、

    德鲁

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Drew:

    非常感谢 您的答复。 我会向客户确认。  

    此致

    凯林