This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC32RF55:JESD204B 的 M 数

Guru**** 2386620 points
Other Parts Discussed in Thread: ADC32RF55
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1306652/adc32rf55-number-of-m-for-jesd204b

器件型号:ADC32RF55

您好、团队成员:

对于 JESD204B、ADC32RF55是否可以在 M =1时使用?

此致、
桑原启

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    地址:京山

    您可以将 FPGA 配置为仅查看单个通道、但需要将 ADC 编程为双通道模式。 由于 FPGA 是接收器、并针对单转换器进行了编程、因此它将仅在单通道的通道上查找 CGS/ILAS。

    此致、Chase

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Chase-San:

    我还有一个问题。

    客户可以对 FPGA 进行编程以寻找单通道通道、但我们能否仅用1通道 JESD204B 来操作 ADC32RF55?

    客户希望降低 JESD204B 的通道速率。

    此致、
    桑原启

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的敬圣:

    我不知道我在跟着。 如果我们仅忽略所有通道 B JESD 通道并仅考虑通道 A 通道、那么如果串行器/解串器通道数减少、那么如果分辨率保持不变、数据速率通常会增加。 让我们考虑忽略通道 B 对于旁路模式的作用。 对于旁路模式、ADC 具有以下帧格式选项:

    如果我们忽略所有通道 B 数据(黄色)、则这些新的帧格式将更改为(从左到右):

    • LMFS = 4-1-8-20
    • LMFS = 4-1-2-4
    • LMFS = 2-1-2-2

    通道(L)数量和转换器(M)数量都会减少。 一帧中的八位位组数(F)和每转换器每帧的样本数(S)将保持不变。

    此器件没有用于关闭通道 A 或 B 电源的单个寄存器设置、但是客户可以关闭未使用的通道以节省功耗。

    谢谢,Chase

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Chase-San:

    客户希望 仅使用 M 的1/2来降低通道速率。

    在本例中、M 和 L 均为1/2、因此通道速率仍然相同。

    我想、对于 ADC32RF55、无法仅减小 M。 是这样吗?

    此致、
    桑原启

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的敬圣:

    最高效的数据打包已经存在、因为始终存在数据不交错的模式。 请参见下方的。

    如果我们考虑客户希望使用1-4-8-1、然后消除第二个通道一半的 M、则结果是一半的帧为空。 因此、它们可以使用2-4-4-1并仅使用通道1即可获得通道 A 的高效数据。

    谢谢,Chase

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Chase-San:

    感谢您的解释。

    实际上、客户希望降低 JESD204B 的数据速率、因为他们的 FPGA 只能处理12.5Gbps 的数据、ADC32RF55的输出将是12Gbps@3GSPS。 (余量太小)

    客户知道降低 ADC 的采样率会降低输出数据速率、但他们在寻找另一种方法。

    是否有办法可以降低 JESD204B 采样率为3GSPS 的输出数据速率?

    此致、
    桑原启

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的敬圣:

    不处于旁路模式。 仅通过降低采样率或抽取来实现。

    蔡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Chase-San:

    感谢您的快速回复!

    完全理解。

    您可以关闭该主题。

    此致、
    桑原启