[参考译文] AMC3306M05：禁用/启用时钟时、DCDC_OUT ~1.8V 且 DIAG 引脚为低电平

您好、Jay、

感谢您的问题并提请我们注意。

有关您的应用的一些问题：

1.在施加时钟之前 VDD 电源是否正确建立？  

2.您可以分享布局的图片吗?

3.加电时是否进行其他类型的测试,即浪涌测试?  

1.我可以确认这一点,但我相信。 同样的电压轨用于为驱动时钟信号的微控制器供电。 微控制器也需要一个稳定的电源轨。 此外、我可以在电源轨稳定后通过固件打开/关闭时钟来实现这种行为。

2.布局基于推荐的产品说明书。 我不认为这是一个问题。

3.无额外测试。 微控制器以及其他一些芯片上电并开始运行。 在标称状态下、电路板的流耗为~1W；调制器发生故障时、其流耗为~2.6W (针对所有三个调制器)！  

这里的主要问题是时钟有哪些限制？ 为什么打开/关闭时钟会导致这种情况？ 我们如何确保它能够可靠地加电？  

我能够做到这一点的最佳方法是在默认情况下禁用时钟并在稍后在固件中开启时钟(一次-多个开/关会中断时钟)。 最好的一点是、其中三个引脚全部位于同一个板上、并且它们始终以相同的方式运行。 如果有一个坏了、则都坏了；反之亦然。

BTW DIAG 引脚上的上拉电阻不是49.9欧姆... 是固定的。  

感谢您的答复。 为什么您认为一个是锁存？ 这如何导致其他两个保持 DIAG 低电平？

我可以在所有电源稳定后很长时间通过门控时钟来实现这种行为。

我认为有问题的主要指示是 DIAG 信号。 它们是发送到微控制器的三个离散信号、所有三个信号要么高电平、要么都低电平。

时钟来自微控制器并发送到扇出芯片、该芯片生成三个独立的时钟。 最远的时钟布线为4"、最接近的小于1"。

我将使用电源轨来查看时序关系和稳定性。

感谢您的跟进 Jay。 那么、为了确认、是 AMC3306的时钟信号缓慢下降而导致了闩锁？  

是的,这是原因。 当时钟关闭时、它有50%的机会在逻辑高电平停止。 当它停止在高电平时、扇出芯片会衰减信号、在1.5V 范围内将花费数十 ms。 调制器会在该衰减早期锁存并丢弃 DIAG 信号。

如果时钟在逻辑低电平停止、则没有问题。 再次感谢您的支持。