请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS52J90 您好！
我在设计中使用了 ADS52J90和 FPGA 接收器。 我之前对 FPGA 接收器进行了仿真、以确保正确回读数据。 我在32通道模式下使用具有12位分辨率的 ADC。
我的问题是、"切换"测试图形模式的预期行为是什么？ 当我将其设置为切换模式时、奇数通道得到0xFFF、偶数通道得到0x000、但结果不一致。 有时、我在奇数通道上得到0x000、在偶数通道上得到0xFFF。 这是预期行为吗？ 发送 TX_TRIG 脉冲的时间决定了哪个通道是0xFFF、哪个通道是0x000？ 我以前见过一些位对齐问题、但我们以相当低的数据速率(~150Mbps)运行、FPGA 上的对齐逻辑不太可能会导致输入数据延迟整块样本而导致此问题。
同样、当 ADC 处于32输入模式时、我注意到斜坡图形模式导致通道1和2上的输出递增2而不是递增1。 我认为这是合理的、因为斜坡模式发生在 ADCOUT 字、因此斜坡模式会在两个位于同一 DOUT 通道的输出通道之间有效分离。 这也是预期的行为吗？
此致！
奥斯腾
