This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE58JD28:关于 AFE58JD28 JESD 2通道模式

Guru**** 1959305 points
Other Parts Discussed in Thread: AFE58JD28
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1329444/afe58jd28-about-afe58jd28-jesd-2-lane-mode

器件型号:AFE58JD28

以下场景是否支持 JESD 2通道模式?

A: )混频器使能、抽取=3、fs=40M

B. )混频器使能、抽取=6、fs=80M

我在手册中没有看到任何类似的例子。 如果可以、您能否解释设置?

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    对于情况 A、FS 表示40MHz。 对于2通道、JESD 需要在160x 模式下运行。 因此、JESD 速度将为40*160x =6.4Gbps。 器件。 您必须将器件配置为每通道8个 ADC 模式。  JESD 的数据格式、请参阅图"图9-46. 显示了数据表中"Compr_FACTOR = 0、Compr_FACTOR_JESD = 0"时 JESD 8 ADC 每通道的演示输出数据。

    对于 b 种情况、 FS 表示80MHz。 您必须在每个 JESD 通道模式下配置4个 ADC 的器件、并将压缩系数设置为1。 因此、您将使用2个 JESD 通道本身来获取数据。 请参阅"图9-45"。 显示了 JESD 4 ADC 每通道输出数据的演示图、其中 Compr_FACTOR = 1、Compr_FACTOR_JESD = 1"对于输出格式、另请参阅"表9-18. JESD 输出的通道压缩逻辑》、用于了解活动 CML。

    此致、

    沙比尔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请,"红色框中标记的表9-18 μ s、还支持抽取因子=6、每通道8ADC 模式?
    然后、没有类似于 AFE58JD28数据表中 AFED8JD48所述的160X/80X/40X/20X 模式。 我不知道这两款芯片的内部硬件是否相同?

    如果将以下两幅图结合起来可知、每通道8ADC 模式可以支持的最高 ADC 采样率为40MHz



     但是、下方的数据速率低于芯片的6.4Gbps。 请帮助解释为什么不支持它?
    8 (AD)*2 (I+Q)*16位*80M*10/8/6=4.267Gbps

    谢谢!

x 出现错误。请重试或与管理员联系。