我在使用 DAC38RF8xEVM 时遇到困难。 建立 JESD204b 链路后、SYNC 继续切换、且 DAC 没有信号输出。
时钟电路采用 DAC38RF8xEVM 中的板载 VCXO 时钟模式(CMODE4)将板的 VCXO 更改为120MHz 并更改寄存器设置。 VCO 频率为2.5GHz、到 DAC DACCLK+的时钟输出频率为2.5GHz、SYSREF+为9.765625MHz、这是旁路 DAC 的 PLL。
JESD204b 配置
通道速率= 12500.00MHz
双 DAC、实际输入、4通道、1倍插值为2500
配置为全速率的串行器/解串器
串行器/解串器时钟预分频器= 2
串行器/解串器 PLL Vrange = 0
串行器/解串器 PLL 倍频器= 10
2 TX DAC-HD = 82121 双 L-M-F-S、单链路
K=32
pSCR= 0
N = 16
以下是 DAC reg
FPGA jesd204b IP 将外设配置为
localparam [7:0] pDID = 8'h00；
localparam [3:0] pADJCNT = 4'h0;
localparam [3：0] pbid = 4'h0；
localparam pADJDIR = 1'b0；
localparam pPHADJ = 1'b0；
localparam pscr = 1'b0；
localparam [4：0] PL = 5'b0111；
localparam [7:0] pm = 5'b00001;
localparam [1:0] PCS = 2 'd0；
localparam [4:0] PN = 5 'd 15;
localparam [4:0] pnt = 5 'd 15;
localparam [4:0] ps = 5 'd1;
localparam PhD = 1'b1;
localparam [4] PCF = 5 'd 0；
localparam [7:0] pRES1 = 8'h00；
localparam [7:0] pRES2 = 8'h00；
