This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1333942/ads7852-timing-clarification-for-busy-pin
此¬中¬了"在 Δ R WR 引脚下降沿大约20ns 后、Δ I BUSY 输出将变为低电平"。 图2时序图¬¬、在 Δ V CS 变为低电平至少20ns 后、Δ V BUSY 将变为低电平。
这不¬¬、还是意味着 Δ V WR 和 Δ V CS 应始终同时变为低电平？
尊敬的 Iain：
欢迎来到我们的 e2e 论坛！ /CS 和 WR 可以同时变为低电平、或者 WR 可以在/CS 之前变为低电平。 ADS7852的关键参数实际上是 T1和 T2。
您好、Tom、
好的、这是有道理的。 Δ I¬线¬为低电平¬Δ V WR 或 Δ V CS 变为低电平？ ¬¬¬显示、它"在 Δ V WR 引脚下降沿后约20ns "变为低电平、并"Δ V CS 低电平后有"Δ t BUSY 延迟"、标记为 T5、也标记为20ns。
谢谢。
伊恩
要启动转换过程、需要同时对/WR 和/CS 进行置位。 如果/WR 和/CS 都很常见(两者都同时变为低电平)、则 BUSY 将在 T5内处于活动状态。 如果/WR 导致/CS 如图2所示、BUSY 将跟随 T5参数内相对于/CS 输入的/CS 应用。
谢谢、这也是合理的。
这是否等效于¬¬WR (T1)的建立时间被遵守并且 Δ V CS 处于低电平(无需设置时间)、那么 μ¬BUSY 标志将在下一个上升时钟边沿变为低电平？
¬情况并非如此、如果 Δ V CS 在¬WR 之前变为低电平、T5延迟是否会跟随¬WR 变为低电平？
¬、我将¬数据表中的"¬BUSY 输出将在 Δ V WR 引脚的下降沿之后约20ns 变为低电平"是否准确或与所述的 T5之间的差值。
我¬您所说的是、¬T5是从 Δ V CS 或 Δ V WR 的下降沿到最后一个的延迟会稍微更准确一些？
我认为、BUSY 将在 T5延迟时激活、从这段延迟开始、信号(/CS 或/WR)将最后激活。
好的、谢谢 Tom。
