请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:ADS8355 在数据表中、T_D_CKDO 的数字为19.5ns、这意味着 SDO 上的新数据在 SCLK 下降沿之后19.5ns 有效、但在 SCLK 上升沿之后旧数据有效时长的时间没有数字。
您有最小值吗?
如果最小值为0ns、当在 SCLK 上使用50 MHz (周期20ns)时、数据仅在0.5ns 内有效。 情况确实如此吗?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
在数据表中、T_D_CKDO 的数字为19.5ns、这意味着 SDO 上的新数据在 SCLK 下降沿之后19.5ns 有效、但在 SCLK 上升沿之后旧数据有效时长的时间没有数字。
您有最小值吗?
如果最小值为0ns、当在 SCLK 上使用50 MHz (周期20ns)时、数据仅在0.5ns 内有效。 情况确实如此吗?
尊敬的 Peter:
感谢您的发帖。
我们没有 SDO 的最短保持时间、但当然它是非零值。 不过、由于时钟来自主机、因此在大多数情况下、旧数据应该仍有足够的时间在 SDO 转换发生之前锁存、如主机所见。 到目前为止、您是否能够按原样使用该接口成功读取数据?
您的应用中是使用一个还是两个 SDOS? 是否可以将接口速度减慢到小于最大50 MHz?
或者、(我不确定这是否起作用)、您可以在 nCS 变为低电平之前将 SCLK 置于低电平、以便前沿变为上升沿(nCS 和 SCLK 都必须保持高电平至少达 tCONV)。 这可能允许您将接口视为 SPI 模式00并在时钟上升沿读取数据。 MSB (D15)在 nCS 下降沿触发时钟输出、因此当 SCLK 在 nCS 之前变为低电平时、前沿仍可用于锁存数据、而后沿(即下降沿)将继续正常移出数据。
此致、
瑞安