This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1339609/ads124s08-ads124s08
您好；
我在发出 SFOCAL 命令时读取全部为零。 这是正常的吗？ 我本以为会读一个数字,尽可能小,但仍然是一个数字。 我想知道我的设置或我如何读取 SFOCAL 寄存器有什么问题。 请告知。 莫杰
尊敬的 Mojie：
发出 SFOCAL 命令后、您通常会在 OFCAL 寄存器中看到与 ADC 噪声相关的代码。 运行 SFOCAL 时最常见的问题是您必须在发出该命令时处于转换模式。 如果 ADC 处于空闲状态、该命令将无效。
此致、
鲍勃 B
尊敬的 Bob：感谢您很快回复我。 是的、根据数据表中的状态图、 状态机 在执行校准命令时强制 ADC 进入转换模式。 当发送 SFOCAL 命令时，全局斩波也会被禁用............... 正常 ADC 转换也已通过命令调度程序和转换寄存器读取进行验证。 然而、SFOCAL 始终读取为零。 听起来您确实会看到非零值。
为了让我完全了解您要尝试执行的操作、您能向我发送您正在使用的配置寄存器设置吗？ 您可能会对状态机图有点困惑。 ADC 的默认配置为连续模式、但当器件上电时、它处于待机模式(不是断电、而是待机)。 这意味着 ADC 在上电时不进行转换。
在9.4.3节中指出"当器件处于 STANDBY 模式时、不会对校准命令解码"。 此外、在 SFOCAL 说明中、它在数据表的第9.5.3.9节"必须在转换模式中发出校准命令"中进行了说明。 那么、如何退出待机模式并进入转换模式呢？ 发出 START 命令(或将 START/SYNC 引脚设置为高电平)。
因此、是的、如果所选配置为连续模式、则会处于转换模式、但您至少必须通过引脚配置或使用 START 命令开始转换。
第9.4.3节讨论了待机模式和设备进入该模式的时间。 在图82中、您可以看到器件在上电后进入待机模式、但要进入转换模式、START/SYNC 引脚 (如果不使用该引脚、请确保其连接至逻辑低电平) 必须变为高电平、或者必须发出 START 命令。
使用示波器或逻辑分析仪并监控 DRDY 将有助于确定 SFOCAL 是否真正正常工作、因为 DRDY 应在校准发生的时间内保持高电平。 此外、您将在噪声最大的 OFC 寄存器中看到最大的变化。 在增益为128且数据速率为4ksps 的情况下运行 PGA 时、便会出现这种情况。
尊敬的 Bob：
您的回答对我们很有帮助。 说到 FPGA 实施人员、现在似乎我们的状态机在我们执行的校准序列期间不会发出 START 命令。 他们会对其进行更新、以反映您对发送 START 命令以进入转换模式后跟校准命令的注释。 您是否具有可以放入仿真环境的 ads124s08组件的 System-Verilog 模型？
再次感谢您、
很遗憾、此器件没有 Verilog 模型。
Simulink 模型如何？ 有什么可以用来验证我们的 VHDL 代码的东西吗？
莫杰
99.9%的时间该器件与微控制器一起使用、然后我们还有一个示例代码。 代码的任何验证都是通过使用调试器和逻辑分析仪艰难完成的。 在过去、我们已经讨论过为我们的器件的数字接口创建仿真模型、但所做的努力最终对我们来说是没有好处的。 为了让客户更快地完成项目、我们有很多事情要做、但用于我们支持的海量器件和每年新增的许多器件的资源非常有限。
我们在发出 START 命令后正在取得进展、现在我们能够读取随样本大小和采样频率而变化的非零 SFOCAL 和 SYOCAL 值。 感谢您的建议。 它起作用了。 是否有建议说明如何确定应执行此校准的次数以及 在校准完成时是否还应使用 RESET 命令？
这有点难回答、因为它在某种程度上取决于您的系统设计。 通常、您需要在上电后以及配置数据速率和 PGA 设置后发出失调电压校准。 如果 ADC 改变工作温度、一些客户将定期发出偏移校准、以消除偏移漂移的影响。
可以使用全局斩波、通过进行两次测量并在两次测量之间反转 ADC 输入来消除 ADC 偏移。 这里的缺点是需要进行两次测量、而循环多路复用器时会降低整体吞吐量。 优点是每次测量都会抵消 ADC 失调电压。
您好我的帮助 TI 朋友：-)
感谢您提供宝贵意见。 取得良好进展。 SFOCAL 很好理解、并且多数情况下对操作进行了检查。 读取较小的偏移值、我假设每个后续校准命令都会使用该值。 运行测试进行验证。
我的最后一个问题与 SYOCAL 有关。 我了解从外部 REFP0/REFN0引脚到 ADC 比较器的路径。 产品说明书显示最好将该电压设置为1/2 AVDD。 为什么是1/2？ 因为它处于比较器动态范围的中间位置？ 如果他们将其连接到电路板上的5V 基准电压、并且 AVDD 也是5.0、该怎么办？ 我不明白的是它与什么基准电压进行比较？ 它会与 AVDD 的电压进行比较吗？ 如果是、假设我们将 REFP0/REFN0连接到5.0V 基准电压、且 AVDD 为5.0、它如何知道我们所做的工作？ 在我看来、我们可以通过某种方法告诉它我们已将其与1/2 AVDD 绑定、然后数据表明2.5000V 基准正常、我们来测量 AVDD、看看它是5.000、 如果不超过或小于5.000、则为电路板视角偏移量、这会影响 AIN 范围、AIN 偏移、、 ...
请说明。
SFOCAL 和 SCOCAL 是唯一实现的两条命令、我需要确保了解如何在系统中使用它们。
非常感谢
PS (如果您在德克萨斯州、达拉斯、我多年前去过理查森的工厂、当时我为数字团队提供支持、留下了美好的回忆)
Unknown 说：数据表显示最好将该电压设置为1/2 AVDD。 为什么是1/2？ 因为它处于比较器动态范围的中间？
AVDD/2处的设置允许 PGA 输入在所有 PGA 增益设置上具有适当的共模。
ADS124S08是一款 Δ-Σ ADC、它是一种过采样 ADC、可将输入电压与基准电压进行比较。 输出结果作为调制器位流结束、随后由低通滤波器进行数字滤波。 这个带有多级调制器的过采样过程将强制量化噪声到更高的频率、这些频率稍后由数字滤波器消除。 结果是降低了噪声并提高了精度水平(可重复性)。
ADS124S08是一款高度集成的器件、包含一个2.5V 基准和一个 PGA。 PGA 无法一直驱动到电源轨、因此它具有随增益的增加而窄的输入限制。 如果进行单端测量、则必须禁用并旁路 PGA、以便测量可以到达电源轨。
输入电压与所选的基准电压进行比较。 这可以是内部基准、也可以是其他一些外部连接的基准。 基准输入不得大于 AVDD。
还有电源和基准比较器将这些电压与状态信息进行比较、这可能会增加混淆。
Unknown 说：如果他们将其绑定到电路板上的5V 基准电压，而 AVDD 也是5.0则该怎么办？ 我不明白的是它与什么基准电压进行比较？ 它会与 AVDD 的电压进行比较吗？ 如果是、假设我们将 REFP0/REFN0绑定到5.0V 基准电压、且 AVDD 为5.0、它如何知道我们做了什么？
转换结果将始终与所选基准相关。 我解释的最佳方式是给出一个传感器示例。 假设我们有一个电桥测量(例如负载单元)、由与基准相同的电源(5V)供电。 相对于每个输出(+至接地和-至接地)、空闲(无应变)时的电桥输出将为5V 的1/2。 在电桥不受应力的情况下、理论上输出将为0 (对于平衡电桥、+=-)。 但在实践中、每个桥臂中的电阻会略有不同、可能会存在偏移。 使用 SCOCAL 会将该失调电压作为系统校准的一部分考虑在内。
最后、通过使用系统校准、您需要让系统在 ADC 输入范围内应用被视为"0"的输入。 最后、我实际上看到该命令很少使用。 一个原因是它的设置很复杂、另一个原因是具有偏移的传感器的转换结果很容易在代码中处理。 使用 SFOCAL 可消除 ADC 的失调电压、由于 ADC 的漂移、这通常更为重要。 SFOCAL 将在中间 AVDD 电源处自动将输入短接在一起。
非常好、谢谢。 您已经回答了我的所有问题。
感谢您的全力帮助。
