This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC7551:DAC 电压输出削波

Guru**** 1624165 points
Other Parts Discussed in Thread: DAC7551, XTR111
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1337725/dac7551-clipping-of-voltage-output-of-dac

器件型号:DAC7551
主题中讨论的其他器件: XTR111

您好、在输出电压被削波至大约4.25V 至4.37V 的特定点之前、DAC7551输出电压的运行十分干净有一个问题。

我已经检查了 Vdd 和 VrefH (均连接到5V)、并验证了它们是稳定的5V 额定电压、并且通过 SPI 的输入通信的行为也符合预期。  

我的主要困惑是为什么会发生这种削波。 数据表指出额定值 VrefH 允许它进入正轨、所有其他电源和 GND 连接看起来稳定。

当我用 FFFFh 加载 DAC 时-与"正轨上的拉电流"特征图一样-输出最高可达5V。 我的初始想法告诉我、这意味着我的 DAC 电路能够推进到满量程、但也许技术人员可以更深入地了解发生这种情况的原因。 从另一个角度来看、我还认为可能存在阻抗不匹配的情况、并且 FFFFh 代码(根据数据表、操作码将此指定为" Hi-Z "操作)为其提供了适当的阻抗。  

综上所述、我倾向于这样一个事实、即 VrefH 可能不够高、并且可能需要一些上动态余量才能在满量程运行、正如削波电压时的预期情况。 但是、由于数据表中声称输出应该能够达到正轨-高达 VrefH、我对此持怀疑态度。

我已经根据 DAC Vout 电压测试输入值、并随附了数据图。 我还要附加原理图和代码片段、以便我用于测试输入代码。  

注意:虽然原理图是完整电路、出于测试目的、我也探测了未连接 XTR 电路的 DAC Vout、以消除影响电路运行的可能性。 此外、对于测试代码、我使用 NUCLEO-L476RG 开发板、通过 SPI 与芯片通信。

测试代码:

//输出代码:将 aout_arry[0]和 aout_arry[1]结合使用时为0x0fff

//aout_arry 已初始化为 uint8_t 类型

aout_arry[0]= 0x0F;

aout_arry[1]= 0xff;

csAout2 ();//丢弃同步信号

HAL_SPI_TRANSMIT (&hspi1、aout_arry、21000);//发送输出代码

writeCshi ();//提高 SYNC 信号以更新寄存器

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我们正在查看此内容、很快就会回复您。

    谢谢。
    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    为了进行验证、您打算让 R16将 VREFH 连接到 XTR111的输入? 我看到、在代码0x0000处、您从1V 开始。

    图中的 VOUT 位于 DAC7551的 VOUT 引脚上、是否正确? 或者在 XTR111的 VIN 引脚处?

    谢谢。
    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    编辑:在审查了这个问题后,我意识到我所附的图形是这个问题的错误图形。 我附上了下图、以便更好地说明通过比较获得的数据。

    "series1"表示在给定输入编码下 DAC 的实际测量值。 "Series2"表示使用第11页的数据表提供的公式计算出的理论值。 这里的数据正确地表示了我在输出端测量的内容、与预期值进行的比较更好地说明了我遇到的困惑。

    此外、我还发现将 Vdd 和 VrefH 增加到5.5V 不会改变行为、趋势线只上移。 输出现在将达到5V、但会在较早的点达到、并在0x0fff 之前的输入处削波、如上图中所示。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    1.是,R16按预期连接。 我之所以要使用 XTR111数据表第17页的推荐电路设置、

    2.我要观察的输出电压是直接来自 DAC7551的输出电压。 我已附加了更新后的图形来正确说明这一点、请忽略原始问题中显示的图形。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Peter:

    我在原理图中没有看到任何明显的内容、让我与其他工程师仔细检查一下。
    我很快就会回到你身边。

    谢谢。
    卢卡斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Peter:

    这明显类似于电源削波或过流、但根据您的原理图、应该没有问题。  您能否检查以下几个方面:

    将 DAC 置于接近满量程、以便输出削波。  在这种情况下、测量 VDD 电压以及 VREFH 和 VREFL 电压-它们是否符合您的预期?  

    接下来、我会要求您确认数字 SPI 值正确、时钟相位和极性也正确。   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我使用0x0eee 进行测试(随机选择)。 当输出削波时、VDD 和 VREFH 的电压为5V、这是我的预期。 VREFL 还可以正确测量 A 和 GND。

    我使用了逻辑分析仪来确认通过 SPI 总线发送的数据是否正确。 为了再次进行检查、我还将分析器放在了 SDO 输出的数据上、这与输入的数据相匹配、从而向我确认数据已正确传入。 我已 根据数据表将时钟极性配置为低电平空闲、将时钟相位配置到第二个边沿、在本例中配置为下降沿。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Peter:

    这种情况仅发生在一个器件上还是许多器件上? 交换或重新焊接 DAC 是否有区别?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在我的 PCB 上、还有2个电路、它们与上面的原理图中所示的电路相同。 全部3个器件上的行为似乎是一致的;全部3个器件上接近满量程的输出不会始终达到4.25V 以上。 我很早就确认了这一点、是为了确保芯片本身不会因某种原因出现缺陷。

    我没有做同样的彻底的数据收集,但一些关键点( 0刻度,中途,满刻度,中间的几个点)表明,行为表现大致相同。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您是否以动态方式测量? 或者这些直流测量是要持续多毫秒? 我只是试图消除任何动态响应。  另外、为了说明这一点、您已完全移除 R19以在没有可能负载的情况下直接测量输出?   

    您能否尝试在一个电路板上将 VREFH 和 VDD 短接在一起、看看是否发生变化?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在发送信号并将输出锁存在 DAC 中之后、我只需将一个万用表连接到输出。

    是的、R19被从电路中完全移除。  

    我已将 VrefH 和 VDD 短路、测量到稳定的5V、结果仍然相同。 收集到的数据看起来与我的回复中的图形相同。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    彼得,你好,我的想法很低!  作为测试、您是否可以使用外部电源为 VDD 提供5.5V 电压? VREFH 仍应为5V。  我只想确保我们没有一些电源电流限制或输出级削波。  您还可以尝试将 VREFH 连接到较低的电压、例如4.5V、以查看是否存在类似问题。  这将阐明是否存在某种上动态余量问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我会继续尝试、但我也想提一下我在过去几天发现的一些可能也对问题有所帮助的事情。  

    首先、我发现了一个重大疏忽、即来自 NUCLEO 电路板的 SPI 信号偏置为3.3V、而不是我假定的5V。 我知道 DAC 有内部电平转换器、并且每其他数据点显示了预期的行为、但我认为重要的是考虑因素。 我使用3.3V 偏置进行了测试、但削波仍然存在。 我还修改了备用板以仅包含 DAC、从而使 NUCLEO 直接连接到 DAC、不存在其他电路连接、并且仍然存在削波行为。

    我之所以这样说、是因为当我们消除问题中的因素时、我开始认为可能是我的测试设置影响了结果。 我正在与同事合作构建替代测试设置、以查看是否有任何差异。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    结果无变化。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我发现了问题。 PCB 布局中存在 VDD 未连接到+5V 的错误。 正确连接可消除削波问题。  

    感谢您的时间和耐心、Paul 和 Lucas、 感谢您帮助我消除了错误来源。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    电源小知识  也许我应该坚持您在引脚本身的引线上测量 VDD! 因此您可能会看到器件由基准供电。  大多数引脚和 VDD 之间都有 ESD 保护二极管、因此如果 VDD 悬空、它实际上会从最高电势引脚(VREFH)产生二极管正向压降。  如果您有任何其他问题、敬请告知。