尊敬的 TI 团队
我对这个 DAC IC 有三个问题。
1.断电模式功能在[power off→power one]的时序工作、并且最大干扰为0.3V 是正确的吗?
或者断电模式和断电模式之间是否存在差异?
2. 上电→断电时干扰的电压电平是多少?
3.是否也没有断电的顺序规则?
此外、建议的顺序是什么以减少干扰?
此致、
T.C.
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的 TI 团队
我对这个 DAC IC 有三个问题。
1.断电模式功能在[power off→power one]的时序工作、并且最大干扰为0.3V 是正确的吗?
或者断电模式和断电模式之间是否存在差异?
2. 上电→断电时干扰的电压电平是多少?
3.是否也没有断电的顺序规则?
此外、建议的顺序是什么以减少干扰?
此致、
T.C.
您好、T.C.
请检查我对每行项目的回答-
1.断电模式功能在[power off→power one]的时序工作、并且最大干扰为0.3V 是正确的吗?
或者断电模式和断电模式之间是否存在差异?
- 是的, 断电模式功能在[power off→power on]的时间工作,并且最大干扰为0.3V。 这是为了检查 DAC 输出使能干扰幅度。
2. 上电→断电时干扰的电压电平是多少?
-目前 没有这种数据表规格可 用于 加电→ 断电、但它应该与断电→加电干扰幅度没有太大的不同。
3.是否也没有断电的顺序规则?
此外、建议的顺序是什么以减少干扰?
-是的, 没有关机的顺序规则。 为减少毛刺脉冲、推荐的顺序为首先上电 VAA/REFO/REFIO/RECO, VIO 然后再上电 VCC 或 VSS,最后应该出现 VDD。
谢谢。
桑贾伊