Other Parts Discussed in Thread: ADS131M08
您好!
在本文中、当 SYNC 与内部数据速率时钟未对齐时、"未对齐"是否意味着内部数据速率 时钟和 SYNC 不是彼此的倍数?
要将数字滤波器复位与 SYNC 脉冲同步、是内部数据速率 时钟还是 DRDY 的频率?
如果 DRDY 的频率与 SYNC 同步、则 SYNC 的频率和 DRDY 的频率是否为整数倍关系?

This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的 Yifei Zhang:
也许我真的不明白你在想做什么
与一些外部事件相比、SYNC 引脚只是重新启动转换。 当同步发生时、数字滤波器复位且新的转换开始
听起来您需要实现相干采样、这样在每个波形周期(如您提到的那样为50Hz 或60Hz)内您总是有128个点。 是这样吗?
如果是、您要同步什么事件? 是否要测量反向线路周期频率以相应地调整 ADC 时钟?
采样频率由 ADC 时钟(CLKIN)、工作模式(高分辨率、低功耗或极低功耗)和您选择的 OSR 设置决定。 有关如何确定输出数据速率的更多信息、请参阅表8-2
-Bryan
您好、Bryan
是的,我想实施相干采样,我要用45Hz 到65Hz 的交流电网频率来确定我的转换频率。
我希望确保每个波形周期内有128个采样点。 因此、我将使用 MCU 计时器通过 连接到 ADS131M08 ADC SYNC 引脚的比较/捕获引脚触发事件信号。
顺便说一下、我将通过 MCU 测量电网频率、并根据电网频率调整计时器事件的触发频率。
例如、如果电网频率为50Hz、计时器事件频率为50Hz * 128 = 6400Hz、 如果电网频率为48Hz、则计时器事件频率为48Hz * 128 = 6144Hz。
我的问题是:
如果 CLKIN = 8.192M OSR = 16384数据速率= 0.25kSPS、但6144Hz 信号在 ADS131M08的 SYNC 引脚上触发,ADC 以6144Hz 频率?进行采样和转换、以及如何配置和使用它来实现这一点。
且快速趋稳滤波器 OSR 固定为1024? 在 SYNC 下降沿后、MCU 需要至少花费(256+44+1024) tMOD 来获得第一个转换结果。 其结果是 SYNC 下降沿时的电压值
在表8-3中、OSR = 128、稳定时间= 856tCLK≈0.104ms (8.192M)。但在图8-3和表8-8中、tSETTLE1 = 0.323ms、因此、重新同步后、需要多长时间才能获得第一个转换数据。
尊敬的 Yifei Zhang:
如果 CLKIN = 8.192M OSR = 16384数据速率= 0.25kSPS 但6144Hz 信号在 ADS131M08的 SYNC 引脚上触发,ADC 能够以6144Hz 频率?进行采样和转换,以及如何配置和使用它来实现此目的。
每次将 SYNC 引脚拉至低电平时、ADC 都会重新启动转换过程。 有关转换过程重新启动时的预期结果的更多信息、请参阅有关快速启动行为(8.4.2)的部分。 具体而言、就是下面我复制的最后两段


因此、同步后的前两个样本将不是有效数据、因此您应将其忽略。 如您所述、表8-3中给出了稳定时间。 如果您选择 OSR>1024,则默认情况下会启用 Sinc1过滤器,这不是您可以控制的
正如我在上一篇文章中提到的:
采样频率取决于 ADC 时钟(CLKIN)、工作模式(高分辨率、低功耗或极低功耗)和您选择的 OSR 设置。
您可以回溯到 fCLKIN 频率应该是多少。 例如、假设需要的输出数据速率为6144SPS (对于48Hz 线路周期频率、为每周期128个点)。 假设您还需要使用高分辨率(HR)模式、OSR 为512。 然后、fmod = 6144 * 512 = 3.145728 MHz、fCLKIN = 2* fmod、因此 fCLKIN = 6.291456 MHz
因此、您需要能够更改 fCLKIN 频率以实现相干采样。

-Bryan