This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1353159/adc3424-lvds-dclk-transition-time-issue
我很担心我们的设备中 ADC3424 LVDS 信号的转换时间问题。
您能否查看随附的文件并在文档末尾回答我的2个问题？
谢谢你。
菊井义典
e2e.ti.com/.../ADC3424-LVDS-DCLK-transition-time-issue.xlsx
执行该数据表并收集数据的人员不再在这里、因此我们不知道他们为什么在 LVDS 输出端指定上升/下降时间为+/-100mV。
许多标记为 LVDS 的器件比644规范快、但在系统中仍然可以工作。 该规格具有260ps 上升时间的最初目的是确保不会发生您在示波器图上看到的过冲/下冲最小化。
此致、
Geoff
德克萨斯州达拉斯乔夫桑
感谢您的回答。
似乎您没有严格遵守644规范(260ps)、但您说它在该设计中具有跟踪记录。
然后、我想补充一下这个问题。
根据644规范文档、可以注意260ps 规格设置为最小化"开关噪声的不利影响"。
我能否通过使用示波器控制信号下冲/过冲来消除有关这种"开关噪声的不利影响"的所有关注点？
Yoshinori-San,
这取决于您的接收器可容忍的范围。 您应该与该供应商核实、但从屏幕截图中可以看出您没有过冲或下冲。
