This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12QJ1600:ADC12QJ1600

Guru**** 2382480 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1356817/adc12qj1600-adc12qj1600

器件型号:ADC12QJ1600

您好!

TI -JESD-204 -IP 是否有发布日期?

可以从何处下载它?

请参阅3个月前的问题和答案:

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1316519/ti-jesd204-ip-ti-jesd204-ip-next-release

此致、

乔拉

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Giora:

    该 IP 不可公开下载、您必须先申请并获得批准。 最新版本尚未发布。 请查看下面的链接。

    https://www.ti.com/tool/TI-JESD204-IP

    此致!

    埃里克

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Eric、

    我们有最后一个版本。

    何时发布呢?

    此致、

    乔拉

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Giora、

    最新版本已延迟至5月底。 验证此策略所用的时间比预期的要长、因为内核将支持 Versal FPGA 和基于新块设计的 IP 集成器流程。

    此致、

    艾米特

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Amet、您能否确认下一版产品是否支持 Artix Ultrascale+器件?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Finlay:

    是的、下一个版本将支持 Artix Ultrascale+器件。 当前版本也支持这些器件、因为它们包含 GTH 和 Gty 类收发器、因此可以使用 VCU118和 ZCU102参考设计作为起点(只要您使用的是 Vivado 2022-x 及更低版本)。

    此致、

    艾米特