请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DDC2256A 您好、TI 专家。
我现在将4-DDC2256A 与 Xilinx Artix-7 FPGA 一同用于 CT 检测器的开发。 在对 PCB 进行布局时我遇到了几个问题。
Q1：如何连接到 FPGA 和四个 DDC2256A 之间器件的差分时钟输入(CLK)和 CONV？ 星型模式？ 3)菊花链模式？ 单个模式？ 哪种模式最好？ 在第一个版本中、我们使用单个图形。
Q2：我们现在有1024个来自光子二极管阵列的信号、我们应该用 QGND 屏蔽这些信号吗？ 与我们的第一版一样、每个通道的噪声似乎都太高了。
问题3：有时我们从 DDC2256A 获取日期时、我们会先得到正常数据、然后是0、然后是正常数据、再是0、这会一直保持循环。 这个现象在低范围内特别严重(6.25pc、12.5pc……)。