This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1274:连接多个通道时、数字值不正确。

Guru**** 1555290 points
Other Parts Discussed in Thread: TM4C1294NCPDT, ADS1274, ADS1278
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1360694/ads1274-digital-value-getting-is-incorrect-when-more-than-1-channel-is-connected

器件型号:ADS1274
主题中讨论的其他器件:TM4C1294NCPDT、、 ADS1278

您好、TI 团队、

我们将使用 TM4C1294NCPDT 微控制器与 ADS1274 ADC 模块互连。 如果我们一次仅连接一个通道、则会得到正确的数字值。 但是、当我们连接了多个通道时、表示 ADC 数字值变得不正确。 例如,连接通道1和2意味着获得不正确的数字值,连接通道1、2、3和4意味着获得不正确的数字值等。  

请引导我们什么可能是导致的问题。 我将下面的 ADC 原理图作为附件、

提前感谢、

此致、

A. Ajith Kumar

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ajith:

    我看到您仅使用单个 DOUT 引脚、因此我假设您在 TDM 模式下使用器件。  您使用的是 SPI 还是帧同步?

    请确认其他控制引脚和 CLK 频率的状态。

    CLKDIV、format[2]、mode[1]:0]、test[1]:0]。  此外、/SYNC 和/PWDNx 在正常运行期间应该被保持在高电平。

    此外、假设您处于 SPI 模式、则需要监控 DRDY 引脚的下降沿、然后在下一转换周期之前随时钟将数据从器件中输出。  如果 SCLK 频率不够高、则您将无法捕获所有数据、结果将损坏。  对于 ADS1272、f-SCLK 需要大于0.5* f-CLK 频率、以便通过单个 DOUT 引脚支持4个通道。

    此致、
    N·基思
    精密 ADC 应用

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Keith Nicholas。

    感谢您的答复、

    我们已给出了所需的27MHz fclk、13.5MHz 最低要求。 我们的 SCLK 是27MHz。 因此、仅需 通过单个 DOUT 引脚支持4个通道即可。  

    现在、我们得到的是1-6通道数据是正确的。 无法获取通道7和8数据、但转换周期已完成。  

    谢谢。此致、

    A. Ajith Kumar

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Kumar、

    请提供一帧的数字接口的逻辑或示波器捕获。  我怀疑您没有在正确的时间读取数据。

    此外、我假设您使用的是 SPI 模式和 ADS1278、因为您将尝试采集4个以上的通道;请提供以下信号:

    /DRDY、SCLK、DOUT

    此致、
    基思