• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 337 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12DJ3200EVM：有关每通道2.5Gbps 数据速率 ADC 配置的查询

admin
Guru**** 2361250 points
Other Parts Discussed in Thread: ADC12DJ3200EVM
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1363899/adc12dj3200evm-query-regarding-configuring-adc-for-2-5gbps-data-rate-per-lane

器件型号：ADC12DJ3200EVM

您好！

我正在使用 ADC12DJ3200EVM 和 Microchip FPGA 板来验证 Microchip 的 JESD204BIP 的功能。 我想以每条通道2.5Gbps 的数据速率运行 ADC、并配置 JMODE - 3和 FS = 1250、如以下快照所示。 理解是，对于此配置，ADC12DJ3200EVM 会为 FPGA 生成62.5MHz DEVICE_CLK。 这种理解和配置是否正确？

  • 0
    TI__Guru**** 2361250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Krupesh：

    是的、这种理解是正确的。

    此致！

    埃里克

  • 0
    TI__Guru**** 2361250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢 Eric 的确认。 我在 FPGA 中只使用4个通道(即使在 JMOD -3中配置了8个通道), 我们观察到每个通道上的数据都有很大的偏移(1000个时钟周期),这违反了释放缓冲区的 JESD204B LMFC 边界要求。 就功能而言、没有观察到问题。 有什么想法吗？

  • 0
    TI__Guru**** 2361250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Krupesh、

    您能告诉我您正在开发的 b/c Microchip 是 TI 在某些领域的直接竞争对手、是什么项目。

    此致、

    Geoff