[参考译文] DAC82001：输出噪声(0.1 - 10Hz)图

尊敬的 Katlynne-San：

感谢您的评论。

Unknown 说：

我们闪烁噪声的0.1uVpp 规格由设计保证。 这是一个非缓冲 DAC、因此该器件中的唯一噪声是由6.25kΩ 电阻器串导致的。 系统的噪声将由所选的外部输出缓冲器决定。

那么、为什么噪声密度图显示如此高的值、尤其是在低频区域？ 它是使用外部输出缓冲器进行测量的吗？

此致、

尊敬的 Sato-San：  

我询问了验证工程师、看来数据表中的噪声密度图与 所用示波器(PXI 示波器卡)的本底噪声非常接近。  

DAC82001输出直接连接到示波器输入。

此致！

卡琳恩  

尊敬的 Katlynne-San：

感谢验证工程师的确认。

所以图6-21并不代表 DAC82001性能、特别是在低频区域、而实际的 DAC82001噪声密度图应该是平坦的行为整个频率区域、具有10nV/rtHz 的值、对吗？

还有一个问题。

在同步模式下发送 LDAC 时、DAC 更新时序是否是/SYNC 的上升沿、这与异步模式下的情况相同？

此致、

尊敬的 Sato-San：  

让我看看设计团队能否回答您的第一个问题。  

在第二个问题中、LDAC 仅用于在同步模式下更新 DAC 输出。 在异步模式中、/SYNC 的上升边沿的运行方式与同步模式中的 LDAC 信号的运行方式一样。 LDAC 引脚在异步模式中是"无关"引脚。 。

此致！

K·琼斯

尊敬的 Katlynne-San：

感谢您评论噪声密度图。 我知道它应该是平坦的、具有10nV/rtHz。 根据这些信息、我们可以根据噪声密度计算出0.1uVpp。
 

感谢您对软件 LDAC 编程的评论。

Unknown 说：

有关第二个问题，LDAC 仅用于在同步模式下更新 DAC 输出。 在异步模式中、/SYNC 的上升边沿的运行方式与同步模式中的 LDAC 信号的运行方式一样。 LDAC 引脚在异步模式中是"无关"引脚。 [/报价]

我想知道在发送 LDAC=1以在同步模式下触发寄存器的情况下 Vout 更新的时序。

更新时间是否为/SYNC 上升沿？ 还是在发送触发寄存器后立即更新而不等待/SYNC 上升沿？

此致、

尊敬的 Katlynne-San：

图6-16和6-17显示了从/SYNC 上升沿时序到 DAC 输出转换时序的延迟。 似乎存在200ns 延迟。

200ns 固定延迟时间吗？ 或者延迟时间是否可能根据某些情况而变化？

请您提供延迟时间变化数据。

此致、

尊敬的 Sato-San：  

您是否正在与 Enhui Yang 合作？ 他们就同一问题向 Luis 发送了一封电子邮件。

我相信卢卡斯会仔细研究这件事。 延迟可能是 DAC 从零标度开始的代码脱离电源轨(接地)的问题。 客户使用的是什么输出缓冲器？ 我将把这个线程分配给他、这样他就可以共享任何更新。  

此致！

卡琳恩  

尊敬的 Katlynne-San：

我在为日本的客户提供支持、不与恩惠杨合作。 如果他/她提出了同样的问题、并且您的团队已经回答了该问题、如果您能将其转交给我、我将不胜感激。

我需要确认的是 DAC 输出的响应时间开始变化、而不是稳定时间。 或者您是说如果以中标度代码为例、响应时间将从200ns 变化吗？  

此致、

尊敬的 Sato-San：

由于 DAC 的数字化设计、SYNC 信号上升沿之后的200ns 延迟看起来相对固定。

我已使用 EVM 对此进行了测试、总看到在不同输出变化范围下为200ns。

谢谢。
卢卡斯

你好，卢卡斯-圣，

感谢确认。 最好能与设计团队确认该行为、因为在考虑与多个器件同步时信息很重要。

此致、

尊敬的 Sato-San：

我已经联系了设计团队、并会向您提供更多信息。

谢谢。
卢卡斯

你好，卢卡斯-圣，

感谢您向设计团队确认这一点。

如果您能与团队确认"200ns"的准确性、如果200ns 是固定值、我们将不胜感激。

它将帮助客户如何在其系统中设计同步时序。  

此致、

尊敬的 Sato-San：

我觉得卢卡斯还在等待回应。 当他听到后面的声音时,他会作出回应。  

此致！

卡琳恩  

尊敬的 Sato-San：

再过一天、您就会获得有关准确性的最终答案。

当我了解更多时、我会与您联系。

谢谢。
卢卡斯

你好，卢卡斯-圣，

感谢您的支持。 我将等待您的反馈。

此致、