• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 490 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12DJ5200RF：ADC12DJ5200RF 数据表中提供的 JESD204C 和串行器延迟

admin
Guru**** 2466550 points
Other Parts Discussed in Thread: ADC12DJ5200RF

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1366204/adc12dj5200rf-jesd204c-and-serializer-latency-from-adc12dj5200rf-datasheet

器件型号：ADC12DJ5200RF

工具与软件：

上图来自 ADC12DJ5200RF 数据表(P30、6.10)、关于 TTX、在我看来、非确定性延迟(b)是从 TxLMFC 到 JESD204串行输出的延迟。 而确定性延迟(A)是从 SYSREF 到 TxLMFC 的固定延迟。 我如何知道确定性(A)？ 我也可以像使用  FPGA 中从 SYSREF 到 RxLMFC 的固定延时一样使用它。

以下 URL： https://ez.analogue.com/cfs-file/__key/telligent-evolution-components-attachments/00-423-01-00-00-19-60-57/pg066_2D00_jesd204.pdf

  • 0
    TI__Guru**** 2466550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Ziquan：

    我对您尝试实现的目标有点困惑、您能否澄清一下您的问题。 JESD 系统的确定性延迟是通过确定给定系统在最坏情况下的延迟、然后在接收器上设置释放缓冲器延迟值以确保绝不违反此延迟来确定的。

    此致！

    埃里克

  • 0
    TI__Guru**** 2466550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Eric、您好！

    很抱歉、我没有澄清我的问题。 我想知道在"这句话中为 TTX 提供的值包括 确定性和非确定性延迟"中、这种确定性延迟和非确定性延迟是指什么？

    如何知道 非确定性延迟的范围以及 该确定性延迟的确切值是多少？

    正在等待您的答案。

    秦

  • 0
    TI__Guru**** 2466550 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Ziquan：

    "这种确定性延迟和非确定性延迟是指什么？"  这意味着一些延迟将是确定性的(值已知并将保持恒定)、非确定性意味着一些延迟将随工艺、温度和电压的变化而变化、如数据表中所述。

    范围显示在您绘制的图片中、它规定了 t_tx 的确定性+非确定性总延迟。

    此致！

    埃里克