[参考译文] TSW14DL3200EVM：FPGA 基本启动项目

admin

Other Parts Discussed in Thread: TSW14DL3200EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1368120/tsw14dl3200evm-fpga-base-starter-project

器件型号：TSW14DL3200EVM

工具与软件：

是否有适用于 TSW14DL3200EVM、DAC123200EVM、ADC14DL3200EVM 电路板的基本 FPGA 入门设计？我看到这篇文章提到该固件是由第三方开发的、但必须至少有一个带有 XDC 文件的通用"Hello World"入门设计？这是本行业大多数 FPGA EVM 板的标准配置。

谢谢。

丹尼斯·拜尔登

1 年多前

0 admin 1 年多前

TI__Guru**** 2386730 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Dennis、

请记住、我们的数据采集板并非用作开发套件。我们开发这些板以严格捕获数据并将其解析到 PC 或笔记本电脑、从而显示转换器的性能。

通常、客户会购买 Xilinx 开发套件或类似产品、在这些产品中、您可以使用 Vivado 软件工具来开发自己的 FPGA FW。

让我看看您可以从哪些方面开始。

请给我几天时间与你回去。

此致、

Rob

0 admin 1 年多前

TI__Guru**** 2386730 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Dennis、

很遗憾、我们没有可共享的参考设计。第三方固件是一种仅作为位文件分发的封闭架构(用于启用评估平台)。

也就是说、捕获数据路径的核心是 Xilinx HSSIO IP、它可以使用 Vivado 的 IP 向导自动生成。当比特率高于1.25Gbps 时、向导将创建配置为本机模式的 IP、并且当您可以在向导中输入引脚/时钟连接时、XDC 也会自动生成。

此致、

艾米特

0 admin 1 年多前

TI__Guru**** 2386730 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢 Rob、非常感谢您提供的任何帮助！

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] TSW14DL3200EVM：FPGA 基本启动项目