This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS54J60:CGS 级期间无 K 符号

Guru**** 2382630 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1368138/ads54j60-no-k-symbols-during-the-cgs-stage

器件型号:ADS54J60

工具与软件:

您好!

在 JESD 的 CGS 级中我们不会看到 K 符号、仅在 收发器上看到随机数据。 与在 ADC 侧观察到的一样、SYNC 信号为低电平。

我们是否需要 ADC 的任何特定设置来强制 ADC 在 CGS 级中发送 K 符号?

我将添加一个文件、其中显示了我们通过 SPI 写入 ADC 的内容。

非常感谢您的任何帮助!

谢谢!

Ryan

ADC_CONFIG

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    作为参考、这是我们在 Vivado 硬件调试器中看到的内容

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ryan、

    • 您要使用哪种工作模式?  
      • 根据您的配置、您尚不清楚您是否具有有效组合(例如、将 JESD 模式设置为0x1、而将 JESD PLL 模式设置为0x2)
    • 对于 SYNC、为了确保这与硬件无关、您是否可以尝试使用 SPI SYNC?
      • 请参阅 JESD 数字页(6900h)中的寄存器0x53、将位6和位7设置为1、ADC 应开始输出 K 字符。
      • 要禁用 K 字符输出、请将位7设置为零、您将返回正常操作模式。
        • 假设已实现 CGS、您将过渡到 ILAS。  
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Fadi、

    感谢您的答复

    我们目前使用 LMFS 4211

    2.对于 JESD 模式和 JESD PLL 模式、请参阅。 txt、以查看我们的寄存器设置

    e2e.ti.com/.../current_5F00_ADC_5F00_reg_5F00_values.txt
    3.对于同步、我们已经测量出它通过示波器到达 ADC

    4.即使在将这些值写入 JESD 数字页寄存器(0x53)时、我们仍然没有看到 K 符号

    我们目前正在返回 Vivado 2022.1、看看这是否能为我们提供帮助。 我们使用的是 Vivado 2023.2、这可能导致我们的一些问题。 随着我们获得更多结果、我将在此处更新帖子、提供更多问题和信息。

    谢谢!

    Ryan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ryan、

    我 在#2下看不到.txt。谢谢!

    谢谢、

    Fadi

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、我想我修改了.txt、请告诉我您现在是否可以看到它了!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ryan、

    您是否可以尝试此配置(直接来自 GUI 中的示例脚本):  

    ADS54Jxx_analog
    0x0000 0x81 // LMF = 4211
    0x8059 0x20
    ADS54Jxx_digital
    0x6800f7 0x01 //数字复位
    0x680000 0x01 //RESET DIGITAL
    0x680000 0x00 //清除复位
    0x690001 0x04 //设置 LMF = 4211
    0x690007 0x08 //设置内部默认值 JESDV 和子类 V
    0x690000 0x80 //设置 CTRL K
    0x690006 0x1F //将 K 设置为32
    0x690016 0x80 //始终写入1
    0x6A0012 0x02 //始终写入1
    0x6A0016 0x02 //PLL 40x
    0x6A0017 0x40 // PLL reset
    0x6A0017 0x00 //清除 PLL 复位
    0x610068 0x02 //始终写入1
    此外、您能否共享原理图?  
    您是否 在该器件上施加了 SYSREF?
    谢谢!
    谢谢、
    Fadi
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Fadi、

    我们可以通过以不同的方式处理 ADC 的 OVR 引脚来解决此问题。 我们将这条线置于 SW 控制下、具有高达1.8V 的上拉电阻、从而允许 ADC 通过 SPI 进行应答、但由于没有来自 ADC 的数据(或有限的数据)、我们的 CDR PLL 时钟具有错误的值。 我们移除了上拉电阻器并以不同于数据表中所述的方式处理了该引脚、现在我们看到 ADC 锁定。

    谢谢!

    Ryan