This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC31JB68:ADC31JB68RTA25与 ADC31JB68RTAT

Guru**** 2390755 points
Other Parts Discussed in Thread: LMK04821

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1370979/adc31jb68-adc31jb68rta25-vs-adc31jb68rtat

器件型号:ADC31JB68
主题中讨论的其他器件:LMK04821

工具与软件:

您好!

几年前、我们构建了一个包含4个 ADC31JB68RTA25并连接到 Xilinx Artix 的数据采集板。

ADC 通过400 MHz 计时。 Xilinx FPGA 过滤数据并通过以太网将其发送到 PC。

我们在一位 TI 工程师的帮助下使电路板正常工作、该工程师告诉我们设置无文档记载的位

出现一个位。

不过、我们现在构建更多的电路板、因为该器件已不再可用、我们使用了4个 ADC31JB68RTAT。

新的电路板似乎会对数据进行采样、但 PC 上接收到的数据看起来有所不同、就好像进行了采样一样

不同。

我们怀疑...RTA25和...RTAT 版本之间可能存在差异。 ADC 的输入

用于生成0x000到0xFFFF 之间的斜坡的测试模式正常工作。 我在数据表中看不到关于的任何注释

RTA25和 RTAT 版本。 这两个版本之间有什么区别?

谢谢、

Ralf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ralf:

    两个版本没有区别、它只是包装数量、RTA25表示包装数量为25。  请参阅下面的数据表片段以了解差异。

    此致、

    Geoff

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Geoff:

    感谢您的澄清。

    由于我们的电路板仍然无法正常工作、我查看了器件标识。 它们很难阅读、

    但是、工作板看起来像:85AFC2G3、不工作:8CA249G3。

    读取 Chip-Type、Chip-ID 和 Chip-Version、并没有什么区别。

    可以探测时钟、SYNC 等所有相关的外部信号。

    电源开启并稳定。

    此致、

    Ralf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ralf:

    在我们处理此问题时、您能否转发一些"好"和"坏"数据?

    这也可能有助于澄清问题。

    您是否确定系统主板中没有其他变化?

    谢谢!

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Rob:

    您需要哪些"好"或"坏"数据? 这是我写的设置

    通过将 JESD_CTRL2寄存器编程为、将 ADC 设置为测试模式

    生成斜坡的工作效果很好、我们可以在 FPGA 中看到有效数据。

    但在正常数据采集模式(施加10 MHz 正弦)下、数据是

    不是我们期待的那样

    是的、系统稍作更改、我们对电路板进行了新修订

    向 FPGA 添加几个完全不相关的信号

    ADC 数字或模拟路径。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ralf:

    如果您正在收集数据并有希望、这将采用时域或频域的形式。

    我们习惯于查看输出数据以确定问题可能是什么。

    例如、如果现在有一个预期结果的10MHz FFT 图、而现在是10MHz 输出预期结果的 FFT 图、

    此致、

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Rob:

    我们使其正常运行。 它是时钟生成芯片、为 ADC 和 FPGA 提供主时钟。

    我们使用的是 LMK04821。 我们读取了锁定位的寄存器、它们是设置的、但时钟信号存在巨大的抖动。

    我们找到了 PLL2上的外部环路滤波器的两个电容器已交换。 在校正环路滤波器后、我们得到

    稳定的时钟和来自 ADC 的数据一致。

    此致、

    Ralf