This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具与软件:
是否明确说明了此电路板的输入电压范围?
根据实验数据、我们预计它为4Vpp、在这种情况下、我们假设数字值将处于最大值。
接收 FPGA 使用 TSW14J58EVM。
尊敬的宣亚:
ADC 的模拟输入满量程范围为1.1Vpp DIFF 或1.35Vpp DIFF、具体取决于是否使用均值计算模式。
请参阅数据表的第8页。
此致、
Rob
尊敬的 Rob:
我了解 ADC 的满量程范围。
EVM 是否相同?
下图展示了80MHz 在600mVpp 输入下的数字值。 值似乎约为8192±1000。
下图显示了300mVpp 下80MHz 上的输入。 值似乎约为8192±500。
根据这些结果、我怀疑 ADC 的满标量程和此 EVM 可能会不同。 该假设是否正确?
谢谢你。
尊敬的宣亚:
是的、EVM 需要更多信号才能实现满量程。 我将在明天的评估板上进行测量并向您通报最新情况。 很抱歉耽误你的时间。
谢谢、Chase
尊敬的宣亚:
测量的电流的示例。 要实现-1dBFS、需要在 SMA 连接器(即50Ω 单端输入)上使用+8.85dBm 输入信号(使用 SMA100B 功率计进行测量)。 这意味着该 ADC32RF55EVM 的满量程将约为+9.85dBm。 由于通过输入平衡-非平衡变压器和网络存在插入损耗容差、每个电路板可能不同。 在50Ω 处从 dBm 转换到 Vpp 意味着在大约1.965Vpp 下可实现输入满量程。 这适用于1倍平均模式。
谢谢、Chase
我还有一些疑问。
1.下面的用户指南说明了当模拟输入电压是+10dBm 时 在这种情况下、数字值是否会超过满量程?
" 4.将滤波后的300 MHz 输入信号(+10dBm)连接到输入 J3 (INA1)、然后启用信号发生器输出。 "
前面提到的300mVpp 和600mVpp 数字值与预期值是否不同、这是否意味着处理输入的方式可能存在问题?
谢谢你。
尊敬的宣亚:
由于输入端有额外的滤波器、因此即使在通带范围内、也会增加插入损耗。 前端网络的频率响应并不是完美的线性响应。 随着频率的增加、电路板前端的插入损耗有时会越来越低。 例如、在10MHz、电路板前端可能需要8dBm 才能达到满量程、而在1000MHz、可能需要11dBm。
从我记忆中可以看出、这个网络在100MHz 到800MHz 的阻抗相当平坦、并开始围绕这个点开始滚降。
要真正了解经过所有输入网络的输入差分电压、您需要使用差分探头、否则结果将不准确。 代码摆幅与输入摆幅之间的关系并不是一个很好的指标。
谢谢、Chase
感谢您的答复。 这意味着无法使用单端输入获得精确的线性响应、对吧?
我的最终目标是验证在 FPGA 中实施的 JESD204 RX 模块。 使用输入电压和数字值作为此验证的指标是否不合适?
我认为、只要您首先使用我们的 HSDC 专业版工具在电路板上表征对输入信号的响应、就可以了。 然后、当传输到 JESD IP 时、它将在相同的条件下以相同的方式运行。