• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 6 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 206 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC63204-Q1：可编程迟滞比较器的详细行为

admin
Guru**** 1782690 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1382514/dac63204-q1-detailed-behavior-of-programmable-hysteresis-comparator

器件型号：DAC63204-Q1

工具与软件：

嗨、团队：

我的客户考虑使用具有高电平有效输出的可编程迟滞比较器模式和锁存比较器。 请查看数据表上的图7-7。 在此模式下、当 FBx/AINx 降低 DAC-X-MARGIN-LOW 且 RST-CMP-FLAG-X 变为高电平时、OUT-X 是否会继续保持高电平？ 在图7-7中、OUT-X 会变为低电平、因为 FBx/AINx 高于 DAC-X-MARGIN-LOW 且  RST-CMP-FLAG-X 变为高电平、但当 FBx/AINx 低于 DAC-X-MARGIN-LOW 且 RST-CMP-FLAG-X 变为高电平时会发生什么情况？

此致、

山本俊介

  • 0
    TI__Guru**** 1782690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Sanjay 将帮助了解这一点。

  • 0
    TI__Guru**** 1782690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Paul、你好！

    感谢您的答复。

    此致、

    山本俊介

  • 0
    TI__Guru**** 1782690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Shunsuke-san：
     

    在这种情况下、可能会发生两件事-  

    1.任一 RST-CMP-FLAG-X 命令都将被忽略为[V (FBx/AINx)< V (DAC-X-MARGIN-LOW)]

    2.或者 OUT-X 将 瞬间变为低电平并返回到高电平、此时 [V (FBX/AINx)< V (DAC-X-MARGIN-LOW)]

    我需要与我的 设计团队核实 这种特定情况下到底会发生什么、并会在接下来的1-2个工作日内给您回复。

     

    谢谢！

    Sanjay

  • 0
    TI__Guru**** 1782690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的  Shunsuke-san：
     
    我咨询了 设计团队、 对于 V (FBx/AINx)< V (DAC-X-MARGIN-LOW)的情况、RST-CMP-FLAG-X 命令将被忽略。

     

    谢谢！

    Sanjay

  • 0
    TI__Guru**** 1782690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Sanjay：

    感谢您的内部回复、检查了答案。 您是说当  V (FBx/AINx)< V (DAC-X-MARGIN-LOW) 且 RST-CMP-FLAG-X 变为高电平时、OUT-X 会继续保持高电平(如下图所示)吗？

    此致、

    山本俊介

  • 0
    TI__Guru**** 1782690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的  Shunsuke-san：

     

    是的、回答正确。

    当 V (FBX/AINx)< V (DAC-X-MARGIN-LOW)时、即使 RST-CMP-FLAG-X 变为高电平、OUT-X 也将继续为高电平。  

     

    谢谢！

    Sanjay