[参考译文] ADC3422：ADC 输入上的高频杂散

安德烈、您好！

这些杂散的水平是多少(以 dBFS 或 dBc 为单位)？ ADC 在此频率下不应有任何杂散、因此它来自时钟源、更可能来自输入信号。 如果您决定过滤时钟信号、请使用带通滤波器。 可以使用低通滤波器对输入进行滤波、以帮助减少这些从 Rx 链中其他某个位置拾取的杂散。 您是否能够从高性能、低噪声信号发生器直接提供射频信号？

谢谢、Chase  

大家好、Chase：

也许我最多没有表达这个问题。

信号链由解调器(IQ 输出)和 ADC (ABCD 输入)组成。

由于 ADC 以采样率在输入端运行、对电容器进行开关、并且解调器输出阻抗不是很低(大约1k Ω)、因此 ADC 输入端存在不需要的信号分量(及其倍数)。 对于 ADC 来说、这不是问题、因为它是正常运行。 但是、高频分量(在本例中为24 * fs)通过无源网络反向传递、以实现交流耦合和直流偏置设置、因此出现在解调器的 IQ 输出端。 由于在高频时、解调器在 IQ 输出和射频输入级之间的内部隔离非常有限、因此元件向接收器输入(在类似频率下进行调谐)泄漏、然后被接收。

基本上、应滤除解调器到 ADC 信号路径上的高频元件、以避免此环路。  

谢谢

Andrea