[参考译文] AFE5809：抽取后的 LVDS 共享和数据速率

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1382565/afe5809-lvds-sharing-and-data-rate-after-decimation

工具与软件：

大家好、团队成员：

问题1.

当 ADC 直接驱动 LVDS 输出引脚(即绕过数字解调器)时、每个输入通道可以驱动其相应的 LVDS 对、LVDS 对上的数据速率为 FS * 14bps、其中 FS 是采样频率、每个样本14位。

此外、来自8个输入通道的数据还可以从4个 LVDS 对输出、而每个 LVDS 对上的数据速率翻倍、即高达 FS * 14 * 2bps。

限制是多少

CH1 + CH2   至 LVDS3 (D3P/N)

CH3 + CH4   至 LVDS4 (D4P/N)

Ch5 + Ch6   至 LVDS5 (D5P/N)

ch7 + ch8   至 LVDS6 (D6P/N)

以上是正确的吗？

问题2.

我更倾向于减少 PCB 布线、而且我不希望 LVDS 上具有更高的数据速率。 所以我决定使用数字解调器。 使用数字解调器时、每个2个输入通道也可以共用1个 LVDS 对。 但共享规则似乎改变如下

CH1 + CH2   至 LVDS1 (D1P/N)

Ch3 + Ch4   至 LVDS3 (D3P/N)

Ch5 + Ch6   至 LVDS5 (D5P/N)

ch7 + ch8   至 LVDS7 (D7P/N)

我最关心的是、能否使用较大的抽取因子 M 显著降低数据速率？  也就是说、只有有效的下采样数据通过 LVDS 线路传输。

例如  (FS /M)* 2 * 16 * 2

其中 (fs /M)是抽取后的等效采样率、* 2 (每个样本 I/Q 2数据)、* 16 (每个 I 和 Q 数据16位)、最后* 2表示共享同一 LVDS 对的2个相邻通道。

对吗？