[参考译文] ADS1282：校准序列澄清和 SDATAC 问题

感谢 Keith 回答。

它会引导我回答其他问题。

1) 1)您说在 RDATAC 完成之前发送 SYNC 命令、以便 DRDY 变为高电平。 如果我理解正确、这就能够等到 DRDY 降为0、以便知道我们已经稳定。 在此期间不会切换。 是这样吗？

2) 2)如果 Q1正确、我怀疑它仅适用于脉冲同步模式、而不适用于连续同步模式、那么是否正确？ 我们计划在连续同步模式下使用该器件。 在连续同步模式下、我怀疑我们需要手动计算64个 DRDY 以执行相同的逻辑、我是否正确？

3) 3)如果在连续同步模式下需要 DRDY 计数、则在本例中、简单地引入固定延迟、该延迟长于稳定时间和64 DRDY 稳定时间。 这样可行吗？ 例如：

步骤1)配置内部短路。

步骤2)等待较长的持续时间、以保证稳定(例如1秒)。

步骤3)直接转到图60的后半部分(SDATAC、GANCAL 等)。

4)当你说 SDATAC 需要确保 GANCAL 不被破坏时,我们谈论什么类型的腐败? 是为了防止在 GANCAL 命令期间在时钟沿输出数据吗？ (例如、如果 DRDY 位于 GANCAL 字节命令的中间)或者它是其他内容吗？

5) 5)该过程中64和16 DRDY 延迟是什么解释的？ 我怀疑64是基于带有 FIR 的 TDR、尽管它不是确切的64 (62.98/Fdata)。 但没有提及16 DRDY。 是否因为 DRDY 的驱动方式与 GANCAL/OFSCAL 不同？ 如果是、它是如何比较连续和脉冲同步模式的呢？

感谢您的帮助、

文森特

好的、这似乎澄清了我的一切。 该序列涉及组件的许多不同功能(同步模式、同步源、操作顺序、SDATAC 与 RDATAC 等)。 为了自我帮助、我编写了一个应根据数据表和您的反馈正常工作的序列。 您能否确认此序列正常工作？

1) 1)将同步引脚拉高、以便稍后能够使用 SYNCCMD。

2)更新 CONFIG0和 CONFIG1寄存器以将多路复用器更改为短接输入并处于脉冲同步模式

3) 3)发送 SDATAC - SYNCCMD - RDATAC。 由于脉冲同步模式、在 SYNCCMD 将 DRDY 拉至高电平后完成的 RDATAC。

4) 4)等待、直到 DRDY 降为0。 这将保证 FIR 滤波器的稳定。 无需手动计算延迟。

5) 5)发送 SDATAC - OFSCAL - RDATAC。 同样、即使我们未再次发送 SYNCCMD、在 OFSCAL 后完成的 RDATAC 也会使 DRDY 变为高电平。 一旦完成、它将返回到0。

6) 6)等待、直到 DRDY 降至0。 此时、我希望 OFC 寄存器更新为新值、并从任何后续读数中删除偏移(如果我不再次更新 OFC 寄存器)。

7) 7)执行 Re 步骤2至6、在步骤2中使用满量程多路复用器配置、在步骤5中使用 GANCAL、而不是 OFSCAL。 GANCAL 必须在 OFSCAL 之后完成、因为 GANCAL 假定偏移误差为0。

8) 8)将 CONFIG0和 CONFIG1寄存器恢复为其初始值。 此时、已完成并使用校准。 我可以根据应用中的需要驱动 SYNC 引脚。

感谢您的帮助、

文森特

尊敬的 Vincent Renaud：

Keith 不在办公室、他将在下周中旬回复您的问题。 感谢您的耐心

-Bryan