This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS127L01:稳定时间和群延迟

Guru**** 2390755 points
Other Parts Discussed in Thread: ADS127L01

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1404859/ads127l01-settling-time-and-group-delay

器件型号:ADS127L01

工具与软件:

您好!  

我正在使用的 系统中、 具有 ADS127L01的多个器件分别为 MCLK 和 START 使用相同的时钟和触发源。 MCLK 在16 MHz 上运行、我要使用32的 OSR 以实现62.5kHz 的采样率。 我将测量单个器件的相位响应 、对于 ADS127L01上宽带滤波器的相位响应有一些疑问。  

使用 SPI 模式时、开始测量的顺序是 START 引脚变为高电平、进行84次转换、然后 DRDY 变为低电平、以表明数据可从数据寄存器中读取。 在第一个 SPI 事务中读取的数据是哪个转换号?  

如果在每次采集之间重置 ADS127L01并使用 START 引脚触发每次采集、我会在相位响应测量中看到什么群延迟? 从数据表可以看出、如果 在自由运行模式下使用 ADS127L01、则可以看到42/Fdata 的群延迟、但从 START 命令或 START 引脚触发器开始采集数据、则会产生84/Fdata 的稳定时间是相位响应测量中看到的群延迟。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Rachel、

    欢迎来到 TI E2E 社区。

    当您将 START 引脚设定为高电平时、数字滤波器最初处于复位状态、然后"缓慢"稳定至采样的输入值。  /DRDY 保持高电平直到滤波器完全稳定。  在/DRDY 变为低电平后通过 SPI 获得的第一个读数将是最近的转换读数、对于宽带滤波器、将是第84个读数。  ADS127L01内部的数字滤波器的行为类似于使用带有模拟输入滤波器的零延迟 SAR ADC。  如果向 相对于采样周期具有大时间常数的输入模拟滤波器施加阶跃输入、则 SAR ADC 的前几个读数将无法准确表示输入电压。  ADS127L01抑制这些初始读数以使数字滤波器稳定。

    由于您使用 START 引脚控制总转换率、群延迟实际上就是84个转换周期的完全延迟。  您的有效采样率将不是62.5kHz、而是62.5k/84=744Hz。  (我假设您使用的 OSR 为256、而不是32、从而通过 MCLK=OSR 获得62.5kHz 16MHz。)  这意味着您在此模式下可在无混叠的情况下采样的最大输入频率将为744/2=372Hz、即奈奎斯特速率。  请注意、在此运行模式下、宽带滤波器仍将传递转换速率约1/2 (1/2*62.5kHz=31.25kHz)的任何输入信号频率。  这意味着372Hz 至31.25kHz 之间的任何输入频率都将混叠0dB 的衰减、削弱了宽带滤波器的主要优势之一。

    如果需要使用 START 引脚控制整体数据速率、我会建议使用低延迟滤波器。  由于低延迟滤波器的稳定时间要短得多(表3中的确切时间)、因此您可以使用更高的 OSR 设置来获得与宽带滤波器相同的有效数据速率、从而降低噪声和提高 SNR。

    此致、
    Keith Nicholas
    精密 ADC 应用