[参考译文] ADC12DJ5200-SP：CLK_P/N 和 SYSREF 输入波形

尊敬的 Joseph：

我正在为您寻找这种解决方案。 通常、我们建议为这些引脚使用非标准 LVDS 或 PECL 的直流耦合信号。

您可能希望使用放大器作为直流接口和进行电平转换。

此致、

Rob

尊敬的 Joseph：

对于这些信号、我们通常会从时钟芯片对其进行交流耦合、并让 ADC 将这些引脚自偏置到正确的电压。 您能否在数据表中分享您具体关注的哪些规格？

谢谢！

Eric

有关从 LMX2615馈送到 ADC CLK_P/N 引脚的输入波形、请参阅(随附)。

尊敬的 Joseph：

如果您计划使用 LVPECL 型输出、则需要通过直流路径将输出直接拉至接地。  

例如、每个输出桥臂上的150至240ohm 下拉。

上面图片中的端接方式适用于基于 CML 的时钟输出。

我将把这个时间交给负责 LMX/LMK 器件的时钟团队、为大家提供更好的指导。

谢谢！

Rob

Joseph、

LMX2615-SP 的时钟和 SYSREF 输出都是开路集电极。  上拉元件连接到3.3V。 存在直流偏置电平、但它可能随频率而变化、甚至随输出功率设置而变化； 它实际上并不用于直流耦合。

抱歉、系统切断了我。  如果必须对 LMX2615-SP 的 Vcc 使用上拉电阻、则放置接地直流路径可能并不理想。  这就是为什么要采用交流耦合的原因。   可通过 OUTx_PWR 设置对输出功率进行编程

谢谢 Rob。  此外、LMX 器件有几个 IBIS 模型、它是 MPR 和 MLS 版本之间的区别。  此外、LMX 应在射频输出上具有一个放大器。  如何在 IBIS 模型中部署此功能？

我想我已经解决了这个问题。  您是否同意这将起作用？