This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1419334/adc12dj3200-problem-of-test-patterns
工具与软件：
您好！
我的客户在尝试在测试模式下使用 DJ3200时遇到问题。 他们尝试在 N'=12的情况下进入测试模式、他们为每个通道捕获的数据如图1所示。 DA0-DA3的图形从 F00/E11/D22/C33开始、而不是数据表中显示的 F01/E11/D21/C31。 我的客户是否正确进入测试模式？ 是否还有其他需要配置的东西、或可能导致客户方案的任何原因？
请对此提出一些建议、谢谢。
BR、
制造商
Manu、您好！
使用 ADC12DJ3200 EVM 或定制电路板的客户。 需要注意的是、ADC 的 LANE0不一定会路由到 FPGA 的 LANE0、因此它们必须在固件中考虑通道映射交换以从正确的数据中获取数据。
您能否确认您的客户是如何将 ADC 设置为测试模式？ 并确认它们使用的是"传输层测试模式"
此外、您可以确认他们是使用的是 TI JESD IP 还是 Xilinx JESD IP？ 需要注意的是、使用 Xilinx JESD IP、您必须自己解压缩数据、在我看来、这可能是个问题、因为它们接近于匹配模式、但有一点脱离。
此致！
Eric
