请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS52J90 工具与软件：
您好！
我一直在定制 PCBA 上使用 ADS52J90、到目前为止、我们已经在大约15个或更多的 PCBA 上测试了该设计。 我最近发现、在一个 PCBA 上、时钟到数据延迟在 ADC 上电和初始化后发生变化。 我们已将问题范围缩小到单个 ADC、并且到目前为止仅在测试的所有 PCBA 上看到该 ADC 上的这种行为。 我们的 FPGA 接收器模块为此 ADC 提供采样时钟并执行初始化序列以开始将 ADC 数据解串到不同的通道中(我们使用32输入模式)、而且通过使用 ADC 的内部测试图形模式、我们能够"锁定"到与各个样本对应的位、然后无限期运行。 由于 FPGA 直接向 ADC 提供采样时钟、ADC 数据时钟和 FPGA 解串器不会随着时间的推移缓慢地不同步。 我们之前未注意到此启动校准例程有任何问题、即使在连续一天持续检查接收到的斜坡模式时仍是如此。
不过、我们注意到的问题现在仅在对齐例程成功锁定到传入样本的几分钟后才出现、这表明 ADC 在其 DCLK 边沿和数据通道边沿之间没有恒定延迟、从而导致解串器状态机开始接收偏斜数据。 我们已经探测了 ADC 的电源轨、在此行为期间检查了器件的温度、并且将行为缩小到该特定 ADC、表现出不同的 DCLK 与数据时序关系。
鉴于 ADS52J90数据表将 tPROP 和 delta_tPROP 称为典型值、是否有任何测量数据表明单个 ADC 的 tPROP 随时间或温度的变化情况？ 由于我们以前从未在我们的任何 ADC 上看到过这种行为、我们是否要假设此 ADC 已被以某种方式损坏？
此致！
奥斯丁
