请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
Thread 中讨论的其他器件：DAC39RFS10、DAC39RFS12 工具与软件：
需要非常少的信号 BW (不超过2 MHz)、只需 将载波放置在高达6GHz 的任何位置。 我看到该器件具有256倍内插、因此这可能吗：
- 两个通道上的50 MHz I/Q 数据
- 编码后、每通道1Gbps (50 *(16+4))
- 50 * 256 = 12800 MHz DUC 输出
现在、围绕 JMODE 和内插速率(7.4.2 JESD204C 接口模式)似乎存在许多限制、这是一个令人困惑的表。 因此、无论有何限制、我需要进行哪些设置：使用尽可能低的串行比特率(Fbit)、有限的通道和 TX 端最简单的串行化。 我计划使用支持 MIPI 的 LVDS 串行器/解串器发送器(支持8b/10b 编码)来实现它。 FPGA 和 DAC 将使用锁定的相同时钟源/频率运行。 无扰频器、希望没有多通道同步、没有跨器件同步或任何其他相位同步特性。
除此之外、我还对具有快速4位 SPI 的 DDS 模式很好奇。 我们是否可以使用 NCO +多个 DUC 实现任意调制？ 将低采样率 IQ 数据转换为... 借助绑定多个 DUC 输出的频率、相位和振幅调制、实现任何可能的功能。
