请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS1256 工具与软件：
我在关闭缓冲器的情况下使用 ads1256。 当 PGA 增益设置为64且输入引脚保持开路时、输出似乎被削波至最大允许电平(0.0781V)。 开关。 显示禁用缓冲器时引脚上有大约1.5V 的电压。 我怀疑可能来自一些内部偏置电路(我的电路板在输入端具有一些串联电阻)。 在差分模式下使用 ADC 时、这个问题似乎消失了、因为两个引脚现在处于相同的电势。
1)其他人是否也观察到这种行为？
2) 2) ADC 可以在真差分模式下工作、甚至在差分模式设置下工作、多路复用器正在输入之间切换？ (使其成为伪差分)。 我在较高数据速率下观察到一些开关噪声、这些噪声在2sps 时似乎会消失。
3) Vref 的增加是否也可调节我的最大输入电压范围?
此致
