工具与软件：
您好！
我正在创建这个新主题、因为我的上一个(请参阅上面参考的原始问题) 已由 TI 关闭(可能是由于不活动而自动关闭)、而且未给出明确的答案。
同时、我非常确信当前版本(2022年12月)的数据表存在多项缺陷。
首先、为重组：我们仍在尝试通过 ADC3543在并行 CMOS 模式下获取复杂的抽取数据。
与我在上一线程中编写的内容相比、我已经取得了一些进展、并且实际上可以使用 SDR (这在某种程度上与数据表相冲突、数据表中声明"ADC354x 器件支持使用 DDR CMOS 接口的复杂抽取输出"、但它并不表明使用 SDR CMOS 接口是不可能的)以及 DDR 接口从芯片读取复杂的抽取数据。
但是、输出与数据表中的图8-36 ("复杂抽取中的输出数据格式(默认位映射器)")几乎无关。
输出看起来更像图8-37 ("实时抽取中的输出数据格式(默认位映射器)")中的内容、但我可以读取同一样本的同相(I)和正交(Q)值、而不是样本 A0和 A1 (如该图中所述)。 将 A0替换为 I0、将 A1替换为 Q0、以了解当前如何读取数据。
此外、我目前仅使用14位、因此并非图8-37中的所有引脚都在使用中。
这也是表8-4的第 DCLK 列("具有复杂抽取的并行 CMOS 数据速率示例")、该列通过查看(可能是错误的)图8-36、显示了 DCLK 速率的两倍。
考虑 N=4的示例并记住图8-36。 为什么即使65 MHz 的输入采样率抽取了4倍、DDR 场景中的 DCLK 速率也会是32.5 MHz？
我们假设上述情况是正确的。 那么就会出现一个大问题：我们如何知道样本的 I 部分和 Q 部分是什么？
通过 DDR 接口、我探测了几个"未使用"的引脚、并在其中一对引脚上发现可疑的 DCLK/2信号。 这可以用作指示当前输出 I 还是 Q 的指标吗？
必须有某种方法来查明这一点、对吧？
这些引脚之一是 D3/DCLKIN (引脚编号35)。 我将此引脚添加到我的设计中作为 I/Q 指示器、直到知道它在预期的 DCLK/2速率下可靠切换。
但是、我尚未测试它是否能够真正可靠地指示 I 和 Q、尤其是在不同类型的复位后。 这里我需要您的输入：在复杂抽取模式下、I 和 Q 是如何指示的？ (请不要回答"查看 DCLK 的上升沿或下降沿"、除非您还可以提供初始化示例、以便完全实现如图8-36所示的结果)
这里概括了数据表中可能的缺陷：
-图8-36 ("复杂抽取中的输出数据格式(默认位映射器)")似乎没有反映复杂抽取数据的输出方式。
如果可以实现该图的确切输出、请提供一些指向该输出的初始化示例。
-表8-4的 DCLK 率与图8-36相矛盾。
-假设复数抽取输出它实际上像我刚才描述的那样输出,我们如何确定当前 I (同相)或 Q (正交)数据是输出在数据总线上。 从上面的结论可以看出、通过观察 DCLK 的下降沿或上升沿无法实现这一点。
请您对此发表评论吗？ 看起来可以从芯片中(并行 CMOS 模式)获得实际的复杂抽取数据、但使用的方式与数据表中指定的方式不同。
此致。
