This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1424105/ads42lb69-sample-synchronization-across-the-two-adcs
工具与软件：
我有两个 ADS42LB69由相同的时钟馈送。 ADC 由 FPGA 控制。 不使用 SYNCIN。 我将使用 IDELAY 和测试图形来"校准"每个 ADC 的时钟和数据对齐。 但我注意到、当比较两个 ADS42LB69的数据时、两个 ADC 样本可能相差+/-1个样本。 想知道如何同步样片。
Andrew、您好！
ADC 和 FPGA 的所有时钟的长度是否相同？
每个 ADC 的模拟输入情况如何？ 这些电路是否相同且长度匹配？
此致、
Rob
大家好、Rob、ADC 和 FPGA 的时钟长度相同。 到每个 ADC 的模拟输入也会进行长度匹配。 我看到了一些计时信息。 看起来 TPD 的窗口为7-13ns。 采用250 MHz 采样率时、最大值可高达5ns。
感谢您提供更多信息。 我正在检查它的设计。
请给我几天的时间来回应。
我们研究过这个、规格有点误导。
TPD 的范围涵盖所有电压和温度条件、但这样的扩展在器件之间的可能性不大、而且不符合预期。
我想您 只是在问吗？ 您是否在系统中实现了这一点并看到了效果？ 您能确认吗？
如果已经实现了这一点、您能否仔细检查帧和数据时钟的极性？
谢谢 Rob、我们已经在设计中实施了该 ADC。 这时、我们注意到样本可以偏离+/- 1。 但我们当前没有路由到 FPGA 的帧时钟。 我正在研究 路由帧时钟是否足以使它们保持同步。 您是否认为如果我们使用相同的输入时钟源(除以1)、从一个单元到另一个单元的帧时钟和数据时钟会同步？
是的、您需要将所有帧和数据时钟从每个 ADC 器件路由到 FPGA、以实现适当的同步。 否则、可能会有一些差异。 数据线也应具有相同的长度。
如果您可以提交一些原理图或方框图来说明已实施的方案、从而帮助我们提供更多指导。
谢谢！
