This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC3444EVM:使用 ADC3444捕捉的数据不正确

Guru**** 2387830 points
Other Parts Discussed in Thread: ADC3444
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1406073/adc3444evm-incorrect-data-capture-using-adc3444

器件型号:ADC3444EVM
主题中讨论的其他器件:ADC3444

工具与软件:

您好、

IAM 使用 ADC3444、搭配 Zynq 7000系列 FPGA 使用 FMC ADC 适配器。  我已经研究了如何解串高速 ADC 相关文章并在 Xilinx Vivado 平台中实现。  我已尝试使用 ADC3000 GUI 提供的测试模式来测试设计。 IAM 能够获得全0、全1和切换模式正确输出、但无法捕获自定义模式。  我尝试过不同的方式,但同样的事情是重复的。 我在下面附加了参考设计代码。 我可以直接使用 ADC3444 EVM 吗、或者 进行任何硬件更改(如连接电阻器或电容器)吗? EVM 是否直接工作、或者在使用前需要对任何寄存器进行初始设置。 如果您在下面的参考设计中发现缺少的任何内容、请告诉我。

参考设计: https://github.com/cjhonlyone/ADC-lvds

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    如果您可以在所有通道上正确实现测试图形输出、则您的硬件没问题。 如需 FPGA 方面的帮助、请访问 AMD/Xilinx 以获取帮助。  

    谢谢、Chase

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、蔡斯、  

    感谢您的答复。 问题与 FPGA 无关。 我们能够获得数据、但位会发生移位。 我们将以帧时钟作为参考对数据进行反序列化。 我认为由于哪些位发生移位、帧时钟和数据未对齐。 我发现了一个相关的论坛、其中的位发生了变化、这就是问题所在。 在该论坛上、建议重置串行器/解串器块。 我已经进行过尝试、但每次重置都会给我一个不同的对齐。 此外,我们不能每次检查数据是否对齐。 有没有任何可靠的解决方案? IAM 在下面附加了类似问题论坛链接。

    https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/871698/adc3424-misalignment-of-data-channels-and-frame-clock

    谢谢你  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    HII  

    即使应用了重置、也不会更改小的更改对齐。 数据被用算术的方法向左移位2位、它在复位后也保持不变。 在所有4个通道中都可以观察到这种情况。

    谢谢你

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我不确定大通的问题是否得到了答复。 如果将 ADC 置于测试图形模式、例如斜坡模式测试图形。 数据采集和斜坡显示是否正确? 您能给我们发送一份图表来验证这一点吗?

    谢谢!

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    很抱歉这么晚才回复。 实际上我要说的是 ADC 帧时钟和 ADC 数据之间有一些延迟,延迟是恒定的,它是一个 dclk 周期。当我们在数据路径中调整这个延迟时,我们能够得到正确的数据。 所有测试图形都经过验证、甚至外部信号也能完美捕获。 正如数据表中提到的、 数据和帧时钟已对齐、我只想向您说明此延迟是否常见。

    此致。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我将在整个设计过程中为您检查这一点。

    请给我几天时间回复。

    此致、

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    请检查来自 ADC 的 DCLK 和 FCLK 的极性和 P/N 连接、并确保连接正确。 这可能是延迟的来源。

    此致、

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    P 和 N 的极性连接均已正确布线。 当我尝试使用采样率为100msps 的 ADC 时、可以观察到一个 dclk 的延迟。 当我使用125MSPS 的 ADC 时、没有观察到任何延迟。 在125MSPS 的情况下、fclk 和数据都是对齐的、但在100msps 的情况下观察到一个时钟延迟。  我可以使用 idelaye2调节此延迟。但我想知道为什么这会在100msps 速率下发生而不是在125MSPS 下发生。

    此致。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    感谢您检查极性。 让我看看为什么会在降低的采样率下发生这种情况。

    请给我几天时间回复。

    此致、

    Rob