请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12DL3200 主题中讨论的其他器件： LMK04832
工具与软件：
您好！
我们正在研究 ADC12DL3200 模数转换器(ADC) 、其 LVDS 接口可通过 双通道4 LVDS 总线运行。
以下是 ADC 参数
ADC 参数：
1.采样率 ：3200 MSPS
2.采样时钟 ：3200 MHz
3.频率范围 : 0 -750 MHz
4. LMODE ：双通道、4总线模式。
5. LWIDTH ：12位样本宽度
请注意、
1.我们有 双路 ADC 同相采样和正交分量、每个分量的工作速度都是3200MSPS。
2. 3200MHz 的采样时钟 由 LMK04832生成。
3.每个转换器使用两条总线、因此总共 使用四条 LVDS 总线。
4. LVDS 总线在 ADC 中对齐以简化时序(LALIGNED = 1)。
5. LVDS 同步是软件编程的。
6.校准模式包括后台校准和偏移校准。
7、同步是通过选通实现的。
8.来自每条总线的 ADC 数据由 Xilinx 高速选择 IO 向导(HSSIO)以1600Mbps 的接口速度和 DDR 时钟进行捕获。
下面是我的 寄存器映射 、
###启动或重置设备。
###以所需的频率应用稳定的器件 CLK 信号。
### Program LVDS_EN = 0可停止 LVDS 状态机并允许更改设置。
0x200 0x00
### Program CAL_EN = 0可停止校准状态机并允许更改设置。
0x061 0x00
###将 LMODE 寄存器编程为所需的 LVDS 输出模式。
0x201 0x03
###根据需要编程 SYNC_SEL。 选择 SYNCSE 或 TMSTP±差分输入。
0x204 0x0a
###设置 PAT_SEL 寄存器以输出恒定模式
### SYNC_PAT - 1：所有 LVDS 通道都输出用户定义的模式
### ACT_PAT - 1：所有 LVDS 通道都输出用户定义的模式
0x205 0x11
###以所需的频率应用稳定的器件 CLK 信号。
### Program LVDS_EN = 0可停止 LVDS 状态机并允许更改设置。
0x200 0x00
### Program CAL_EN = 0可停止校准状态机并允许更改设置。
0x061 0x00
###将 LMODE 寄存器编程为所需的 LVDS 输出模式。
0x201 0x03
###根据需要编程 SYNC_SEL。 选择 SYNCSE 或 TMSTP±差分输入。
0x204 0x0a
###设置 PAT_SEL 寄存器以输出恒定模式
### SYNC_PAT - 1：所有 LVDS 通道都输出用户定义的模式
### ACT_PAT - 1：所有 LVDS 通道都输出用户定义的模式
0x205 0x11
###设置要输出的用户定义模式
0x180 0x00；
0x181 0x00；
0x182 0x00；
0x183 0x00；
0x184 0x00；
0x185 0x00；
0x186 0x00；
0x187 0x00；
0x188 0xff；
0x189 0x0F；
0x18A 0xff；
0x18B 0x0F；
0x18C 0x00；
0x18D 0x00；
0x18E 0x00；
0x18F 0x00；
0x190 0x00；
###根据需要配置设备校准设置。 选择前台或后台校准模式、然后
###偏移校准(根据需要)。
0x062 0x0a (后台校准)
0x6E 0x89 (偏移校准)
### Program CAL_EN = 1以启用校准状态机。
0x061 0x01
###通过 OVR_EN 启用超范围、并根据需要调整设置。
0x213 0x0F
### Program LVDS_EN = 1可启用 LVDS 接口并允许接收器初始化。
0x200 0x01
如果需要发送选通信号或用户定义的模式、###置位 SYNC 信号(由 SYNC_SEL 设置)。
0x203 0x00
### Program CAL_SOFT_TRIG = 0。
0x06C 0x00
### Program CAL_SOFT_TRIG = 1以启动校准。
0x06C 0x01
通过上述配置、我已经观察到来自 ADC 的数据(用户定义图形)在所有总线 A、B、C 和 D 上都正确出现
但是 频闪灯 将用于总线 B 和 D、但是 不适用于总线 A 和 C . 为什么会这样呢？
此外、在将输出从用户定义的图形更改为 ADC 输出数据时、 总线 B 采样和总线 D 采样之间的延迟 从串行器(Xilinx 高速选择 IO 向导)出来的值为5750ns (具有200MHz 时钟的1150个时钟周期)、如随附的图所示。
我能做些什么来减少总线间的延迟？
谢谢！
基尔塔纳
