This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC8822电路中用作音频 DAC 的过量 THD

Guru**** 2379110 points
Other Parts Discussed in Thread: BUF634, OPA1652, OPA1602, DAC8822, TINA-TI, OPA1612, OPA1656, OPA1642, DAC11001B
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1441019/excess-thd-in-dac8822-circuit-used-as-audio-dac

器件型号:DAC8822
主题中讨论的其他器件:OPA1652OPA1602、BUF634、 TINA-TI、OPA1612OPA1656OPA1642DAC11001B

工具与软件:

大家好、我将在高分辨率音频应用中使用 DAC 8822、如随附的原理图所示。 8822由 FPGA 驱动、附加原理图中电路的输出连接到作为反相加法器使用的运算放大器的反相输入。 虽然我已经达到了分辨率、采样频率和信噪比(SNR)方面的目标、但是总谐波失真+噪声(THD)+N 远远高于预期。 请注意、我最大限度地减少了辅助电路的主要过零干扰、残余干扰杂散远低于 THD 谐波。

我发现导致 THD 过大的一个原因是最初用作8822 (OPA1652)的 I/V 转换器的运算放大器的有限 GBW。 用 OPA1602代替后、THD 降低了6dB。 为了检查是否需要进一步的 GBW、我降低了 VREF 值、期望 THD 进一步降低、但这没有发生、因此我认为 OPA1602是可以的。

DAC 电路的 THD @ 0dBFS 现在为0.002%、我的目标是降低大约20dB。 奇怪的是、IC107A 中的 THD ("粗略"DAC")与其完全相同。 我期望第二个("精细"DAC")(我用于"细化"第一个 DAC 的波形、它正常工作、就像检查波形@-91dB 时、我仍然看到具有1% LSBpp +N 而不是总 THD 方波的漂亮正弦波)有助于保持 THD 较低、但这不会发生。

所以我认为这个问题主要跟第一个 DAC 有关。 有没有任何实用方法可以降低第一个("总") DAC THD? 这是否与双极零误差、满量程误差等参数有关?

感谢你的帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Fernando:  

    使用 DAC8822的通道 B 作为粗略 DAC? 我假设这就是第一个 DAC 的含义。 您的意思是您 不使用低位 来执行较大的代码步长、而是有效地使用较大的 LSB 大小?  从而 降低该通道的 THD。 我假设通道 A 是正常的 DAC、而您正在使用完整的16位分辨率? 您如何使用它来优化第一个 DAC?

    您使用的采样率是多少? 每个周期要进行多少次采样?  

    此致!

    Katlynne Jones

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Katlynne、

    感谢您的答复、对于不十分清楚、请深表歉意。 是的、我将 DAC B 用作"粗略"DAC"、将32位样本的高位字输入其中。 下部字发送到 DAC A、用作"精细"DAC:其输出除以65536、并相加为"粗略"DAC 输出。 我选择 DAC B 作为"粗调"DAC、因为根据数据表、它在 INL 和 DNL 方面略优于 DAC A。

    这证明是有效的、因为正如我所说、我可以看到良好的正弦波@-90dBFS、甚至-112dB、合理的6-12% THD + N、这部分是由噪声造成的、部分是由于干扰杂散、部分是由于实际的 THD。

    令我困惑的是 THD 高电平(0dBFS 至-20/-30dBFS)的结果信号的 DAC+N、这似乎与"粗略"DAC+N 本身的 THD + N 完全相同、就好像"精细"DAC"没有做出任何贡献。

    在等待美国醒来时(我在意大利),我做了一些更多的测试和研究在互联网。 THD 主要是二次和三次谐波。 这似乎是由 I/V 转换器造成的、而不是由 DAC 本身造成的、这可以解释为什么"精细"DAC 的贡献无法有效减少失真。

    现在、我要弄清楚如何提高 I/V 转换器的性能。 人们开发了分立式组件低失真 I/V 转换器。 这是可行的、但我希望有一种方法可以设计出更好的基于运算放大器的 I/V 转换器。 添加一个额外的差分对来驱动运算放大器的输入(加上一些补偿)是否有助于增加增益? 此外、有人建议在运算放大器环路中添加一个高电流驱动器(如 BUF634)、以提高 GBW 和降低输出阻抗、从而降低 THD:在您看来、这可行吗?

    记录下来:我以44.1kHz 至768kHz 的采样率驱动 DAC、性能(在标准20kHz 带宽上)不依赖于采样频率。

    此致、

    马科(费尔南多)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Marco:

    这是一个非常酷和有趣的项目。  我想您可能遇到了两个不同的难题:

    1.噪声贡献:我认为区分 THD 和 THD + N 非常重要  我希望理想情况下的 THD 大致等于理论最佳情况下的 DAC 动态范围。  有几篇文章介绍如何计算 DAC 的量化噪声、但近似值为:

      DR (分辨率)= 6.02dB (分辨率)+1.76dB。

    对于您的课程 DAC、我们预计会有大约98dB 的 THD。  问题是、我们还需要考虑噪声。  首先、我们仅对本课程的 DAC 进行噪声分析。   

    然后、精细 DAC 需要自己的噪声分析。  我怀疑它对输出信号的总贡献实际上低于 DAC 噪声、或者大电容器的附加噪声淹没了小量程信号。

    2.我还想指出、以这种方式组合 DAC 并不像您可能想的那样累加。  按照您在此处所做的那样缩放一个 DAC 并不能真正提供32位 DAC。  实际上、如果您了解直流线性、我猜您有更多的~17至18位 DAC、甚至可能<17位。   

    我认为您应该考虑对您的设计进行一些修改:

    1.缩放 DACA/精细 DAC 的基准、而不是缩放输出。  如果您进行噪声分析、您将很大程度上受到输出上这些大值的影响。   

    2.完成噪声分析(TINA-TI 对于您所使用的运算放大器有很好的噪声模型、因此非常适合)。  不要忘记考虑参考的噪声。  如果您有仪器、则可以尝试单独测量这些值、以查看您的仿真是否与测量值相匹配。  考虑放大器的电流噪声以及电压噪声。

    3.考虑架构变化。  您是否考虑过并联使用两个 DAC 而不是课程/精细设计? 这可能只能为您提供17位的分辨率、但它将是一款可靠的设计并可降低噪声。  您可能会对第二个通道进行边际缩放、当然是拍摄~18+位。  这需要进行一些数据操作。   

    谢谢!

    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Paul、你好!

    感谢您的答复和建议。 附加的请查找 DAC 总输出@ 0dBFS 的频谱。 据我的 AP 分析器显示、THD + N 为93dB。 您可以看到代码开关干扰产生的谐波和残留杂散。 为了进行检查、我使用了一个陡峭的4.5kHz 低通滤波器来消除杂散和大部分噪声、同时保留前3个谐波。 导致的 THD + N 增加大约为1dB。 本底噪声约为6.7uV。 如果不存在谐波和杂散、THD + N 测量结果应约为109dB。 据我所知、这意味着我的问题确实主要是 THD、在较小程度上是噪音或虚假的。 IMHO 问题是:是由于 DAC INL、双极零误差和满量程误差而导致的非线性、还是 I/V 转换器是固有的 THD? 我有一个运算放大器在1500欧姆的电阻器上的摆幅为28.6Vpp (我在第一篇文章中的原理图显示750欧姆、但我将其加倍、以获得6dB 的 THD + N 减小。 进一步增加一倍实际上增加了 THD + N 测量值)。 强烈的印象是 I/V 转换器需要改进。

    Re。 关于调制 DAC 结构的建议、线性是低于100dB 的问题、然而与低于-91dBFS 的1LSB 方波相比、信号非常好、我更愿意保持"粗"+"精细"排列。 然而、您关于调整"精细"DAC 基准电压并相应地调整其输出衰减器的建议可能会有所帮助、我将尝试。

    我正在网上寻找一些改进 I/V 转换器的建议、但我主要发现 DIY 论坛讨论分立式元件、没有反馈设计、这可能是可以的、但我想尝试一些更简单的方法。

    在运算放大器反馈环路中使用高电流、高带宽缓冲器将其输出与输入电阻和 DAC 输出引起的电容变化"隔离"、这在您看来会有所帮助吗?

    感谢你给我的所有支持!

    此致、

    Marco

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您是否可能看到来自数字来源的重大串扰? 如果您看一下零标度音调、您是否在超过~3kHz 的频率下看到显著的谐波/失真? 例如、连续编写相同的代码(例如0x5555)、查看 FFT 是什么样的。  如果您看到任何尖峰、它们可能具有不同的来源。

    您可以针对 I/V 级尝试几种不同的运算放大器、如 OPA1656或 OPA1612。  它们具有电流噪声与电压噪声的不同平衡。

    此外、我在 VREF 引脚上看不到任何电容、因此强烈推荐。  您的参考的 FFT 是否在频域中显示类似的杂散? 输出端采用轻度低通滤波器也可能有助于防止代码对代码干扰。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当我对数据流进行静音(固定 h8000)时、我在 FFT 中没有看到任何杂散、并且电压约为2uVrms。

    部分原理图未显示出来、但我将10 μ F 陶瓷 X7R 电容器放置在靠近每个 DAC8822 IC 的每个 REF 引脚的位置。

    我在 DAC 转换1kHz @ 0dBFS 时检查了基准电压的 FFT、并且我没有看到任何明显的1kHz 行。

    我尝试过 OPA1652和 OPA1642、但结果最差(THD 较高)、这很可能是由于 GBW 过低而导致压摆运行。

    我尝试了针对干扰杂散使用低通滤波器、但就其在通带内而言、该滤波器没有任何影响、除非存在明显的 IMD、该 IMD 位于 I/V 转换器上、该转换器会将较高的频率杂散移至通带... 事实似乎并非如此。 在周期性测试波中、干扰与测试信号具有相同的周期、因此会在通带中产生杂散、除非它们的持续时间太短、以至于其谐波超过20kHz、这种情况也并非如此。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    将数据流静音时、数字线路是否仍然存在? 即/LDAC 和/WR?  如果您执行±1LSB 音调该怎么办?  噪声有什么变化?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Paul、你好!

    /LDAC 和/WR 始终存在。 当我将测试信号电平设置为-91dB 时、"粗调"DAC 提供1LSB、本底噪声不会明显上升。

    昨天我组装了一个分立式组件 FET 输入(LSK170C)运算放大器。 请忽略 C6。 采用0dB 增益反相配置(负载为1K5、与 DAC 电路板中相同)并采用10VRMS 驱动、具有-140dB 本底噪声和0.0002%的10VRMS、低至0.00008%@-2dB 基准电压 THD、非常接近仿真数据。 我将它连接到测试板后、更换板载 OPA1602、THD 就立即跃升到0.05%……

    可能试验电路板和接线没有帮助、但这让我认为 THD 问题可能是由于代码切换导致输入电平突然变化... 我不知道、8822接地的 Iout 引脚上的一个小电容器可能会有所帮助?

    右下角的网络仿真 DAC、而 R11是连接到输出反相加法器的电阻器。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Marco:

    代码对代码干扰通常是导致 R-2R DAC 失真的主要因素。  (这就是 DAC11001B 具备跟踪保持电路的原因)。  小电容应该会有所帮助、因为它将有助于减小可闻范围内的失真。  

    我们的输出阻抗为~Ω 5kΩ、因此1nF 电容器可能会很有帮助(在较高频率输出下可能需要较小的电容器)。  我也建议在电容器和放大器的反相输入之间连接一个小电阻器。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Paul、你好!

    感谢您的建议。 唉,他们没有工作。 我还尝试将基准电压减半、以检查是否由于大电压摆幅而在 I/V 转换器运算放大器中生成 THD。 结果实际上是 THD 增加。 我开始认为这个问题与 DAC 的 DNL (满量程误差)有关。

    我还检查了 DAC 提供0dBFs 时的电源和基准电压:所有三种波形都与信号显示相同的谐波和杂散内容、但不显示基波。 可能是接地问题吗? 我的测试板在底层有一个实心接地层、所有接地都指着它、但不是星形。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Marco:

    1dBFS 是否代表同一问题? 3dBFS 呢?  

    我感到惊讶的是、电源将显示相同的谐波。  基准缓冲器基本上应该将静态负载驱动至接地。  当您隔离 DACA 的基准时会发生什么情况? 由于您只缓冲 DACB 的基准、14.3V 基准上的干扰也会导致 REFB 出现干扰。