This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TSC2007:POR 时的 I2C 引脚电平

Guru**** 2424980 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1442673/tsc2007-i2c-pin-level-at-por

器件型号:TSC2007

工具与软件:

当 Vdd 引脚在 POR 期间设置为0V 时、

SCL 和 SDA 引脚是否需要遵循 Vdd?

数据表显示"数字输入电压至 GND"-0.3V ~ Vcc+0.3V、但是 POR 应用文档看起来没有遵循这一点。

哪一个是正确的?

Datasheet↓

↓确保安全 POR μ C 的重要注意事项

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我想知道的是、上拉电源是否必须与 Vdd 相同?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    坂本、您好!  

    这些是数字输入和输出引脚在发生损坏之前可以承受的绝对最大电压额定值。

    POR 时序图正确、SCL 和 SDA 应在 PENIRQ 之前稳定为高电平。

    数字引脚(SCL/SDA/PENIRQ 等)通常上拉至共享同一电源的 VDD、但如果应用使用单独的电源轨、则无需担心

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢你。
    只是为了确认、即使在以下所示的电路和波形的情况下、IC 也不会击穿、这是否正确?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我认为不存在使用 FET 作为 VDD 电源开关来控制电源时序的任何问题。 我建议 在 VDD 上使用一个更大的去耦电容器(可能为1uF)来提高电源稳定性。